Download - Projektlabor

Weitere Magazine

Empfehlungen

Info

Es bildet sich ein Spannungsteiler zwischen R2 und R3 (R1 ist keine Pflicht, sollte aber gleich R2 sein (da der OPV eben doch einen kleinen Strom zieht. Dadurch entsteht eine Hysteresekurve, welche verhindert, dass der OPV bei 2 gleichen Signalen hin und her schwingt. Die oben beschriebenen Teilschaltungen sind alle auf der Analogplatine, die nachfolgenden Teilschaltungen sind zum Speichern der Peakwerte und befinden sich auf der Digitalteilplatine. Aufgabe der Platine Die Schaltung dient zum Halten der Minimal- und Maximalwerte. Sie erhält eingangsseitig von der Analogplatine den aktuellen Spitzenwert der Netzspannung als herunterskalierte Gleichspannung und übergibt den Maximal- und Minimalwert als paralleles Digitalsignal an die Umschaltplatine (je 10 Bit). Die Werte können bei Bedarf über ein Reset-Signal (Bus Pin 17) zurückgesetzt werden. Vorige Schaltungen zur Speicherung der Spitzenwerte: Die Speicherung sollte mit Hilfe eines Kondensators erfolgen. Dabei stießen wir auf die Problematik der bauteilbedingten Verluste im Laufe der geforderten maximalen Speicherzeit von 24 Stunden. Keine uns bekannte Schaltung zur Speicherung mit Hilfe eines Kondensators führte zu einer Lösung des Problems. Aufgrund dessen entschieden wir uns die Speicherung digital zu realisieren. Unsere erste Idee war das Analogsignal mit Hilfe eines AD-Wandlers zu digitalisieren und dann digital Maximum und Minimum zu halten. Dieser Ansatz scheiterte jedoch bereits in der frühen Planungsphase. Einerseits durch die Komplexität des Gebietes der AD-Wandler, zum anderen durch die viel zu aufwändige digitale Schaltung zur Auswertung des gewandelten Analogsignals. Diese Schaltung wäre mit Hilfe eines Mikrocontrollers zwar auf angemessene Dimensionen zu reduzieren gewesen, allerdings haben wir uns zunächst bewusst gegen diese Möglichkeit entschieden um nach weiteren, eher analog gehaltenen Schaltungen zu forschen. Wir behielten uns diese Variante als Alternative vor, falls wir zu keiner anderen Lösung gelangen würden. Abbildung 41: BSB der Digitalplatine 64
Prinzipieller Aufbau der Min./Max.-Speicherung Letztendlich entwickelten wir die Idee die Speicherung digital vorzunehmen, allerdings analog zu vergleichen: Die Schaltung wird als Erstes resetet, somit steht der Zähler auf dem Wert Null, demzufolge liegen am Ausgang des DA-Wandlers 0V an. Das zu bearbeitende Signal aus der Analogplatine wird mit einem Komparator mit dem Ausgang des DA- Wandlers verglichen. Wenn das Signal größer ist als das des DA-Wandlerausgangs gibt der Komparator den Takt über das Und-Gatter frei und der Zähler zählt aufwärts. Damit wird am Ausgang des DA-Wandlers das Maximalsignal gehalten. Abbildung 42: BSB Speicherung der maximalen Spitzenwerte 65
Seite 2 und 3:
Inhaltsverzeichnis 1. Allgemeines z
Seite 4 und 5:
1. Allgemeines zum Projekt 1.1. Pro
Seite 6 und 7:
1.2.1. Gruppe 1 - Netzteil Im Folge
Seite 8 und 9:
1.2.2. Gruppe 2 - Peak- und Stromau
Seite 10 und 11:
Salomon Dongho Sozialer Kommentar:
Seite 12 und 13:
Paul Yanick Tcheg (Abschlussbericht
Seite 14 und 15: genutzt wurde. Abschließend lässt
Seite 16 und 17: Philipp Maier Sozialer Kommentar:
Seite 18 und 19: Im Folgenden werden die Mitglieder
Seite 21 und 22: 2. Gruppe 1 2.1. Aufgabe der Gruppe
Seite 23 und 24: 2.2. Das Netzteil Anmerkungen Aufga
Seite 25 und 26: R1: n.v. R2: n.v. R3: 4.7 k R4: 4.7
Seite 27 und 28: Energie in Wärme umsetzen musste,
Seite 29 und 30: Spannungsteiler Zur Dimensionierung
Seite 31 und 32: Sicherung Bei möglichen Überspann
Seite 33 und 34: Entscheidung Da das Ausgangssignal
Seite 35 und 36: OPV 2 OPV 2 ist über R5 am inverti
Seite 37 und 38: Der invertierende -Wandler macht au
Seite 39 und 40: 15.6V 15.5V 15.4V 15.3V 15.2V 15.1V
Seite 41 und 42: Der endgültige Invertierende -Wand
Seite 43 und 44: Dimensionierung der Bauteile für
Seite 45 und 46: hoch ist und das RC-Glied im Unters
Seite 47 und 48: Früherer Ansatz Brückengleichrich
Seite 49 und 50: Unterspannungsdetektion Aufgabe Aus
Seite 51 und 52: Abbildung 23: Stromausfall Man sieh
Seite 53 und 54: Simulation Abbildung 25: Normalfall
Seite 55 und 56: 3.3. Peakdetektion Die Peakdetektio
Seite 57 und 58: würden, bekommen wir nur ein sehr
Seite 59 und 60: Sample&Hold-Schaltung Aufgabe Die S
Seite 61 und 62: 6, 5V = 2, 6kΩ Also muss gelten:
Seite 63: Abbildung 38: -1V Ref. Funktionswei
Seite 67 und 68: Funktionsprinzip Das Signal von der
Seite 69 und 70: Maximalwerthalter Aufgabe Speicheru
Seite 71 und 72: Funktionsprinzip In dieser Teilscha
Seite 73 und 74: Abbildung 51: Die komplette Treiber
Seite 75 und 76: Früherer Ansatz Abbildung 53: Vori
Seite 77 und 78: 3.4. Analogplatine Schnittstellen A
Seite 79 und 80: Stückliste Abbildung 57: Bestücku
Seite 81 und 82: Ätzlayouts Abbildung 58: Bottomlay
Seite 83 und 84: Stückliste Kondensatoren: 2x 47pF
Seite 85 und 86: Ätzlayouts Abbildung 61: Toplayer
Seite 87 und 88: 1x AT90S2333P Kondensatoren: 7x 100
Seite 89 und 90: 3.7. Grundsätzliche Probleme Probl
Seite 91 und 92: o Optimierung der einzelnen Baugrup
Seite 93 und 94: VOFF = 0 VAMPL = 12 FREQ = 50 V9 0
Seite 95 und 96: Zweite Schaltung Der Bedarf an höh
Seite 97 und 98: Nachdem wir weiter eine Stufe hinte
Seite 99 und 100: So sieht letztlich unser Tiefpass a
Seite 101 und 102: Tabelle 3 Pinbelegung und allgemein
Seite 103 und 104: V OFF = 0 VAMPL = 8 FREQ = 50 8.0V
Seite 105 und 106: 4.3. Frequenzteiler: Was ist ein Fr
Seite 107 und 108: Wofür brauchen wir ihn in unserer
Seite 109 und 110: Das Messsignal nach dem Frequenztei
Seite 111 und 112: Bedienungsanleitung Die Kalibrierun
Seite 113 und 114: Abbildung 86 Funktionsbeschreibung
Seite 115 und 116:
Abbildung 88: Stecker der Analogpla
Seite 117 und 118:
Dann ist: ∆f ⇔ N ⇒ N ⇔ N x
Seite 119 und 120:
1.4 Zusammenfassung Wir haben somit
Seite 121 und 122:
erster Schaltungsentwurf Unser erst
Seite 123 und 124:
Erfahrungen Nun ging es daran die S
Seite 125 und 126:
Endgültige Schaltung Im Folgenden
Seite 127 und 128:
Layouts (Abbildung 5) Top-Layer der
Seite 129 und 130:
4.5 Prüfanleitungen Prüfen der Mi
Seite 131 und 132:
Zusammenfassung Ergebnisse der einz
Seite 133 und 134:
Versuch 1: Erzeugen eines Sinussign
Seite 135 und 136:
Projektmanagement Ergebnisse 1. Kon
Seite 137 und 138:
5.2. Digital-Schaltung - Elektronik
Seite 139 und 140:
Detaillierter Aufbau der Schaltung
Seite 141 und 142:
Abbildung 94 ControllerSchematic mi
Seite 143 und 144:
Bestückungsplan Abbildung 97 Best
Seite 145 und 146:
Abbildung 99 AnzeigePanel Bottom, b
Seite 147 und 148:
Abbildung 101 Digital-Controller Bo
Seite 149 und 150:
*Die Übertragung erfolgt mittels e
Seite 151 und 152:
Displayroutinen: subClearDisplay: D
Seite 153 und 154:
Debugroutinen Um bei der Entwicklun
Seite 155 und 156:
Kommunikationsprotokoll: Bei dem Tr
Seite 157 und 158:
Abbildung 105 TrueRMS-Schaltung 157
Seite 159 und 160:
Abbildung 106 Eagle-Board (Original
Seite 161 und 162:
Ätzlayouts Abbildung 108 TrueRMS T
Seite 163 und 164:
Abbildung 110 Analog BSB Funktionsw
Seite 165 und 166:
Abbildung 112 Ansteuerung der LEDs
Seite 167 und 168:
nicht mehr leuchten, weil kein Sign
Seite 169 und 170:
Anfangs war die Oberfläche in grü
Seite 171 und 172:
Bargraph Es werden Low Current LED
Seite 173 und 174:
6.2. Akkumanagement Inhalte der Mai
Seite 175 und 176:
Akkuspannungsüberwachung Aufgabe D
Seite 177 und 178:
Komparators wurde auf 27V gelegt (H
Seite 179 und 180:
Eagle Der oben beschriebene Schaltp
Seite 181 und 182:
Abb. 7: Messschaltung Prinzipiell f
Seite 183 und 184:
Abb. 9: Schmitt-Trigger Abb. 10: Ge
Seite 185 und 186:
U R3 | 40° C U b folgt: R3 = R1 +
Seite 187 und 188:
Abb. 13: Invertierender Schmitt-Tri
Seite 189 und 190:
Abb. 15: PSpice Aufbau 1. Teil Abb.
Seite 191 und 192:
Schnittstellen Eingänge: +15V -15V
Seite 193 und 194:
6.3. Akku-Bargraph Aufgabebeschreib
Seite 195 und 196:
PSpice Simulation Beispielhaft wurd
Seite 197 und 198:
Ätzlayouts Bottom-Layer 197
Seite 199 und 200:
Abgetragen ist der Ladestrom I übe
Seite 201 und 202:
Schaltplan Abbildung 124: zeigt den
Seite 203 und 204:
Ätzlayout: Bottom-Layer 203
Seite 205 und 206:
10. Anhang 10.1. Anhänge der Grupp
Seite 207 und 208:
Abbildung 125: Schematic der Analog
Seite 209 und 210:
Abbildung 127: Schematic der Umscha
Seite 211 und 212:
43: UINT32 word1; 44: UINT32 word2;
Seite 213 und 214:
20: 21: extern enum boolean_t Write
Seite 215 und 216:
90: GetCommTimeouts(hCom,&oldtimeou
Seite 217 und 218:
Anhang2: Frequenzaeler D:\juergen\P
Seite 219 und 220:
119: // Poll Signalleitungen 120: 1
Seite 221 und 222:
259: 260: if(bit_is_set(PINB,PB1) |
Seite 223 und 224:
16: 17: Originally based on Volker
Seite 225 und 226:
123: #define LCD_ON_DISPLAY 2 /* DB
Seite 227 und 228:
230: */ 231: extern void lcd_puts_p
Seite 229 und 230:
97: } 98: 99: 100: /***************
Seite 231 und 232:
== 2) && (LCD_DATA3_PIN == 3) ) 220
Seite 233 und 234:
342: /*****************************
Seite 235 und 236:
458: 459: /************************
Seite 237 und 238:
572: lcd_write(LCD_FUNCTION_8BIT_1L
Seite 239 und 240:
; ==> Data will be stored in regHig
Seite 241 und 242:
sbi UCSRB, RXCIE ;//Activate Interr
Seite 243 und 244:
;//Look for the first Packet (SEQ=0
Seite 245 und 246:
;cpi regHigerValueByte,0b10110000 ;
Seite 247 und 248:
pop regTemp ;//Restore temp ret ;##
Seite 249 und 250:
10.5. Anhänge der Gruppe 5 249
Alle anzeigen

Download - Projektlabor

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?