PCB06_Copertina (200x267).indd - B2B24 - Il Sole 24 Ore
PCB06_Copertina (200x267).indd - B2B24 - Il Sole 24 Ore
PCB06_Copertina (200x267).indd - B2B24 - Il Sole 24 Ore
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
A<br />
42 PCB giugno 2012<br />
▶ PROGETTAZIONE - HIGH SPEED<br />
Comprendere gli effetti<br />
delle via<br />
L’incremento delle velocità dei segnali<br />
comporta una serie di nuove sfide<br />
progettuali da affrontare che richiedono la<br />
soluzione di problemi completamente nuovi<br />
rispetto al passato<br />
di Zhen Mu, Mentor Graphics<br />
Fig. 1a - Schema generale del percorso del segnale tra due chip, con il percorso<br />
critico evidenziato in rosso<br />
B<br />
Negli ultimi anni la domanda<br />
di elevate velocità di elaborazione<br />
e di trasmissione delle<br />
informazioni è cresciuta in modo<br />
vertiginoso, di conseguenza la progettazione<br />
di schede presenta segnali<br />
aventi frequenze dell’ordine delle<br />
decine di Gbps. Infatti oggi i progetti<br />
delle memorie di tipo avanzato sono<br />
infatti oggi orientati verso frequenze<br />
di trasmissioni di dati di oltre<br />
10 Gbps, e anche le interfacce<br />
SERDES si stanno indirizzando verso<br />
i 25-28 Gbps.<br />
L’incremento delle velocità dei segnali<br />
comporta una serie di nuove sfide progettuali<br />
da affrontare per la soluzione di<br />
problemi completamente nuovi. In tali<br />
condizioni, le caratteristiche elettriche<br />
dei percorsi seguiti dai segnali sulle<br />
schede e nelle interconnessioni manifestano<br />
dei problemi che a velocità inferiori<br />
potevano risultare trascurabili, come ad<br />
esempio una significativa perdita dielettrica,<br />
o la discontinuità di impedenza nel<br />
percorso del segnale.<br />
Fig. 1b - Tipica rappresentazione schematica di un canale, utilizzata per la simulazione degli effetti delle via
Change language