Abschlussbericht

Abbildungsverzeichnis
1.1 Anwendungsbeispiel des TSN . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1 Blockschaltbild des TSN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.2 Grafische Darstellung der fünfstufigen Pipeline des LEON2 (entnommen
aus LEON2 Processor User’s Manual) [3] . . . . . . . . . . . . . . . . . . . 17
2.3 Aufbau des AMBA-Bus-Systems im TSN . . . . . . . . . . . . . . . . . . . . 17
2.4 Verwendung eines AES-Blocks mit einem memory-like Interface . . . . . . 19
2.5 Schlüsseladdition für 128 Bit . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.6 Schematischer Aufbau der AES-Implementierung . . . . . . . . . . . . . . . 24
2.7 Spaltenweise Generierung des nächsten Rundenschlüssels . . . . . . . . . 26
2.8 Da das Ergebnis einer Multiplikation länger als die maximale Feldlänge ist,
benötigt man einen Reduktionsschritt, der das Ergebnis innerhalb des Feldes
reduziert. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.9 Blockschaltbild des 233-Bit-ECC-Beschleunigers. Ein 233 Bit breiter, von
einer Controller-Einheit kontrollierter Bus verbindet die Rechen- und Registereinheiten.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
2.10 Resultate der verschiedenen ECC-Beschleuniger-Schaltungen. Die Balken
zeigen die benutzte Siliziumfläche. Die Linien entsprechen dem Energieverbrauch.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
2.11 Ablauf der Signatur mit Hilfe von Soft- und Hardware . . . . . . . . . . . . . 33
2.12 Blockschaltbild des SHA-1-Moduls . . . . . . . . . . . . . . . . . . . . . . . 37
2.13 Gehäuse des TSN vom Typ QFP128 . . . . . . . . . . . . . . . . . . . . . . 40
2.14 Test eines entwickelten Hardware-Modells . . . . . . . . . . . . . . . . . . . 41
2.15 Layout des TSN-Chip nach der Verdrahtung. Insbesondere die Verdrahtung
auf den beiden obersten Metallebenen (hier: gelb und braun) treten hervor 41
2.16 Analyse der Leistungsaufnahme des Gesamtsystems (rot) sowie selektierter
Einzelkomponenten. Der grüne Plot zeigt exemplarisch den deutlich erhöhten
Stromverbrauch des ECC-Beschleunigers in seiner Aktivitätsphase. 43
3.1 eCos-Systemarchitektur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.1 Softwarearchitektur des TSN . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.2 SPI Chip Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
4.3 Die Protokollstapel des TSN . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
4.4 Zustandsautomat der Sensorüberwachung . . . . . . . . . . . . . . . . . . 71
4.5 Management der TSN Threads . . . . . . . . . . . . . . . . . . . . . . . . . 71
6.1 Auswirkung von Fehlern in Betriebssystemen ohne Security Compartments 79
6.2 Schutz von Betriebssystemkomponenten durch Security Compartments . . 79