Abschlussbericht

Abschlussbericht
Trusted Sensor Node
weise ist, dass für jedes Feld und damit für jede Schlüssellänge eine spezielle Abbildung
generiert werden muss. Hier ergibt sich das Problem der Reduktion: Entweder man hat
eine schnelle, effiziente Implementierung, die aber nur eine bestimmte Kurve unterstützt
oder einen komplexen Algorithmus, der dann aber nicht an bestimmte Kurven gebunden
ist.
In dem Design wurde sich auf die Beschleunigung einer einzigen Kurve konzentriert. Ziel
war es, eine möglichst schnelle und kleine Hardwarelösung für die ECC-Operation mit
einer Bitbreite von 233 Bit zu realisieren. Hierfür kann das Reduktionspolynom direkt in
dem Design verdrahtet werden. Die Reduktionsoperation benötigt somit 0,034 mm 2 Siliziumfläche,
während eine flexible Lösung die Fläche und auch die letztendliche Laufzeit
signifikant erhöht hätten.
Die Kurve mit Operanden von 233 Bit ist seitens der NIST unter der Bezeichnung „B 233“
standardisiert [13]. Diese Kurve wurde ausgewählt, da die Sicherheit in etwa der Sicherheit
des eingesetzten, symmetrischen Verschlüsselungsverfahren AES entspricht [6a].
Abbildung 2.8: Da das Ergebnis einer Multiplikation länger als die maximale
Feldlänge ist, benötigt man einen Reduktionsschritt, der das
Ergebnis innerhalb des Feldes reduziert.
2.14.4 System-Design
Im ECC-Design wurde eine Prozessorarchitektur gewählt, die der Transport-getriggerten
Architektur (TTA) entspricht. Alle Funktionseinheiten (siehe Abbildung 2.9), also Multiplizierer
(MUL), Addierer, Quadrierer (beides als Teil der Arithmetisch-Logischen-Unit (ALU))
sowie Register (Register File) sind mit einem 233 Bit breiten Bus verbunden. Der Zugriff
auf den Bus wird von einer zentralen Kontrollsteuerung (Controller) geregelt. In dieser Einheit
befindet sich das fest verdrahtete Ausführungsprogramm der ECC-Einheit. Die Testbit-
Einheit verbindet die ansonsten komplett getrennten Datenfluss- und Kontrollflussteile der
Schaltung. Diese Testbit-Einheit überprüft, ob ein bestimmtes Bit auf dem Datenbus gesetzt
wurde. Bei der TTA sind die Operationen der Funktionsblöcke durch den Bustransfer
getriggert. Der Start einer Multiplikation wird beispielsweise aktiviert, wenn zwei Datenworte
(die Faktoren) zum Multiplizierer transportiert wurden. Späteres Lesen vom Multiplizierer
liefert dann automatisch das Produkt. Diese Art der Architektur ist sehr einfach, da
Komponenten hinzugefügt oder entfernt werden können ohne andere Komponenten oder
Kontrollstrukturen ändern zu müssen. Neben dieser Flexibilität erlaubt diese Architektur eine
explizite Parallelität. In der Zeit, in der beispielsweise eine Multiplikation berechnet wird,
können weitere Operationen, wie Additionen oder Registertransfer, ausgeführt werden.
29