Abschlussbericht

Abschlussbericht
Trusted Sensor Node
Außenmaße festgelegt. In der Regel werden diese durch die Anordnung der Pads, dem
sogenannten Padring, vorgeben. Dieser Padring muss so gestaltet sein, dass die Anzahl
der Pads an jeder Kante der Pinanzahl an der Kante des Gehäuses entspricht. Anschließend
werden die Black-Box-Komponenten manuell platziert. In diesem Fall sind das die
Speicherblöcke für den Cache. Diese Black-Box-Komponenten sind vorgefertigte Instanzen,
die bereits dem Layoutprozess unterzogen wurden und daher wie Bibliothekselemente
verwendet werden. In der verbleibenden Fläche werden die Grundgatter platziert und
anschließend der „Clock tree“ generiert. Dieser sorgt mit Hilfe von schnellen Treiberelementen
dafür, dass das Clocksignal möglichst gleichmäßig auf dem Chip verteilt wird.
Zudem bestimmt er später wesentlich die maximal mögliche Taktfrequenz mit. Die Verdrahtung
ist der letzte Schritt in der Layoutgenerierung. Die Abbildung 2.15 zeigt den TSN nach
der Verdrahtung. Dabei werden die Gatter über 5 Metallebenen miteinander verbunden.
2.20 Boardbeschreibung
Das Kernstück auf der Platine ist der TSN-Prozessor. Daneben wird externer Speicher
in Form von RAM und Flash den ASIC vervollständigen. Als Sensorik sind Infrarot- und
Beschleunigungssensoren vorgesehen, die mögliche Ortsveränderungen detektieren können.
Zur Kommunikation mit weiteren Knoten und dem Server kommen ein Zigbee-Funkmodul
nach dem IEEE-802.15.4-Standard sowie ein Bluetooth-Modul zum Einsatz.
Überdies soll das Board eine Elektronik zur Bereitstellung der Spannungsversorgung besitzen.
Dieses ist so gestaltet, dass entweder ein Brennstoffzellensystem, Batterien/Akkus
oder gegebenenfalls ein Solarzellensystem zum Einsatz kommen kann.
2.21 Systemtest und Software
Wie in Abschnitt 2.18 beschrieben existiert für den TSN eine Testbench. Durch die Komplexität
des Systems gibt es einen angepassten Aufbau.
Die Testroutinen sind in der Programmiersprache C verfasst. Ein Cross-Compiler erzeugt
ein ausführbares Programm, das in einem simulierten Speicher abgelegt wird. Dieser simulierte
Speicher ist Teil der Testbench. Die CPU des TSN arbeitet das Programm regulär
ab und wird damit in ihrer Funktion getestet.
Zurzeit existieren einzelne Testroutinen in Software, die stapelweise abgearbeitet werden.
Diese Testroutinen senden Daten an das zu testende Modul und werten im Anschluss
die Ergebnisse aus. Für alle Komponenten (UART, SPI, AES, ECC, SHA-1) sind solche
Prozeduren vorhanden. Ein Auszug der Testdaten befindet sich im Anhang. Die jeweiligen
Testvektoren wurden den Standardisierungsdokumenten entnommen [34], [35], [36], [37].
42