Herstellung

Weitere Magazine

Empfehlungen

Info

Polykristalines Silizium (kurz: 'Poly') � Beim schnellen Aufwachsen bilden sich nur kleine Regionen mit dem 'richtigen' Kristallgitter � Die einzelnen Regionen sind zufällig orientiert � Dieses 'Poly'-(Silizium) ist ein wichtiges Material in den untersten Chip-Schichten (Gates!) � Poly-Si wird meist dotiert um dem Widerstand zu reduzierten (RC-Zeitkonstanten!) amorph poly-kristallin Einkristall Digitale Schaltungstechnik - Technologie © P. Fischer, ziti, Uni Heidelberg, Seite 20
Erzeugung von SiO 2 Schichten � Durch 'Thermische Oxidation'. Es gibt zwei wichtige Verfahren, beide bei sehr hoher Temperatur: � 'trocken' (dry): Si + O 2 ⇒ SiO 2 Gut für dünnes Oxid (Gate) langsam: z.B. bei 1000 0 C: 50nm/h � 'naß' (wet): Si + 2 H 20 ⇒ SiO 2 + 2 H 2 Dickes Oxid (Feldoxid) schneller � Das Oxid wächst z.T. ins Silizium ein: 1µm gebildetes SiO 2 verbraucht 0.46µm Si 1µm Si ⇒ 2.17µm SiO 2 � Der Sauerstoff muß durch die bereits gebildete SiO2 Schicht diffundieren! Daher wird das Wachstum immer langsamer. Der Dickenzuwachs ist erst proportional zu t, dann prop. zu √t � Wachstumsrate hängt von vielen Faktoren ab (Druck, Dotierung, Kristallorientierung,...) Digitale Schaltungstechnik - Technologie SiO 2 Substrat � Eigenschaften SiO 2: - Dichte (therm. SiO 2) = 2.2 gcm -3 ( Quartz: 2.65 gcm -3 ) - Egap = 9 eV: sehr guter Isolator - Durchbruchfeldstärke > 10MVcm ! - Gutes Si-SiO 2 Interface - Gute Diffusionsmaske für die meisten Materialien - Sehr gute Ätz-Selektivität zwischen SiO 2 und Si (z.B. von HF = Flusssäure) © P. Fischer, ziti, Uni Heidelberg, Seite 21
Seite 1 und 2: Technologie - Vom Silizium zum Chip
Seite 3 und 4: - Silizium muß extrem rein sein (9
Seite 5 und 6: Die Ebenen (100) und (111) � Die
Seite 7 und 8: Kristallwachstum - Float Zone (FZ)
Seite 9 und 10: Digitale Schaltungstechnik - Techno
Seite 13 und 14: Schleifen, Ätzen und Polieren �
Seite 15 und 16: Wafergrößen � Waferdurchmesser
Seite 17 und 18: Epitaxie � Auf den sehr sauberen
Seite 19: Aufbringen von Material Zum Aufbrin
Seite 23 und 24: LOCOS � LOCal Oxidation of Silico
Seite 25 und 26: � Lack wird aufgeschleudert ('Spi
Seite 27 und 28: Zusatz: Lift-Off � Hauptsächlich
Seite 29 und 30: Zum Vergleich: Dia Projektor � Ko
Seite 31 und 32: Das Reticle � Die Größe der Mas
Seite 33 und 34: Lithographie: Grenzen � Auflösun
Seite 35 und 36: Masken für
Seite 37 und 38: Masken für
Seite 39 und 40: Die nächste Generation: Extremes U
Seite 41 und 42: Ionenimplantation � Tiefenverteil
Seite 43 und 44: Ionenimplantation � Die Tiefenver
Seite 45 und 46: Wafer Digitale Schaltungstechnik -
Seite 47 und 48: SIMOX Wafer � Spezielle Anwendung
Seite 49 und 50: Ätzen � Entfernen von Material n
Seite 51 und 52: � Wafer wird mit einem Plasma 'bo
Seite 53 und 54: Planarisierung � Mit CMP ('Chemic
Seite 55 und 56: Feld-Oxid (dick, 300nm) Gate-Oxid (
Seite 59 und 60: n-Wanne: Ätzen der Implantationsma
Seite 63 und 64: Strukturierung der Maske für das F
Seite 69 und 70: p + -Implantation: Implantation / D
Seite 71 und 72:
n + -Implantation: Implantation/Dif
Seite 73 und 74:
Digitale Schaltungstechnik - Techno
Seite 75 und 76:
Seite 77 und 78:
Seite 79 und 80:
Externe Applets zur Abfolge der Pro
Seite 81 und 82:
Seite 83 und 84:
Silicided Gates � Der Widerstand
Seite 85 und 86:
Damascene - Prozeß � Das Ätzen
Seite 87 und 88:
Seite 89:
� 1.2 nm dickes Gate Oxid (
Alle anzeigen

Herstellung

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?