Text anzeigen (PDF) - bei DuEPublico

4.1 Aufbau und Wirkungsweise 51
Bildsensor
Pixelschaltkreis
PD
U (m,n)
Pixel
Bias-Ströme und Referenzspannung
LD
Symmetriestufe
Clock-Signal
PC SIT
Delay-Element
Abbildung 31: Elektrisches Blockschaltbild der
3D-CMOS-Kamera
ADU
DAU
LVDS
Schnittstelle
U (m,n)
Qu
Auf der Kameraplatine in Abb. 30(a) befinden sich hauptsächlich der Bildsensor,
Abb. 30(b), das FPGA, ein Teil der Videoschnittstelle, elektronische
Anpassstufen und Signalumsetzer (ADU, DAU). Ein Personalcomputer (PC)
wertet die Videodaten aus, siehe Abb. 31, [35].
Die Wirkungsweise des Pixelschaltkreises beruht auf dem Prinzip der PD-
Photostromintegration. An jedes Pixel schließt sich ein Pixelschaltkreis an,
der das Integrationsfenster und die CDS-Stufe realisiert. Der Signalprozess
des Pixelschaltkreises (m, n) erzeugt an seinem Ausgang die Pixelspannung
U (m,n)
Pixel . Das FPGA versorgt den Pixelschaltkreis über einen DAU mit Bias-
Strömen und Referenzspannungen und steuert so den Signalverarbeitungsprozess
in ihm. Aus seinem Taktgenerator ist das Clock(Steuer)-Signal für die
zeitsynchrone Ansteuerung der LD und des Pixelschaltkreises abgeleitet. Optional
befindet sich in dem Steuersignalpfad ein verstellbares Delay-Element,
welches eine Zeitverzögerung zwischen seinem Ein- und Ausgangssignal herstellt.
Der PC steuert das Delay-Element inkrementell über seine serielle
Schnittstelle an. Das Clock-Signal trifft am Lasermodul um diese Verzögerungszeit
später gegenüber dem Clock-Signal am Pixelschaltkreis ein.
Die Symmetriestufe passt den Single-Ended-Ausgang des Sensors an den differentiellen
Eingang des ADUs an. Anschließend erhält das FPGA die vorverstärkte
und quantisierte Pixelspannung des jeweiligen Pixels U (m,n)
Qu [36].
FPGA