Workshopband als PDF - Mpc.belwue.de

MPC-WORKSHOP FEBRUAR 2013
Optimierung eines 32-Bit-Softcores mit
Harvard-Architektur und Dual Cache sowie
Memory Management Unit für Embedded Computing
Michael Schmidt, Sebastian Stickel, Florian Zowislok, Dirk Jansen
Zusammenfassung—Die SIRIUS-Prozessorfamilie
ist eine am Institut für Angewandte Forschung der
Hochschule Offenburg entwickelte Prozessorreihe,
welche ursprünglich zu Lehrzwecken entwickelt
wurde. Sie umfasst zwischenzeitlich drei Softcores,
die sich alle in Performance, Funktionalität und
damit einhergehend auch in Komplexität unterscheiden.
Der Schwerpunkt dieser Veröffentlichung
liegt auf der leistungsstärksten Variante der
drei Softcores, dem SIRIUS HULK. Insbesondere
die vorgenommen Optimierungen an Hardware
und Software sowie die Syntheseergebnisse werden
vorgestellt und erläutert.
Schlüsselwörter—SIRIUS, Prozessorkern, Prozessor,
Softcore, Harvard Architektur, FPGA,
Benchmarking, Synthese.
I. EINLEITUNG
Als Teil des Instituts für angewandte Forschung
(IAF) entwickelt das ASIC Design Center der Hochschule
Offenburg seit 1989 anwenderspezifische
Schaltungen (ASICs). Ferner wurde vor einigen Jahren
mit der Entwicklung eines hauseigenen Prozessorkerns
namens SIRIUS für Forschung und Lehre der
Studenten begonnen. Dieser verfügte seinerzeit über
eine Von-Neumann-Architektur, einen 16 Bit breiten
Datenbus sowie über einen beschränkten RISC-
Befehlssatz und konnte sämtliche Register-Register
Befehle in einem Taktzyklus abarbeiten. Darüber
hinaus verfügte er über zwei Betriebsmodi, den 16-
und den 32-Bit-Modus, die es ihm ermöglichten, optimal
auf den Zieleinsatz abgestimmt zu werden. Diese
Prozessorkernphilosophie wurde als Grundlage für
eine ganze Prozessorfamilie verwendet, die nun unter
dem Familiennamen SIRIUS weiterentwickelt wird.
Der bisherige SIRIUS-Kern wurde in SIRIUS Janus
umbenannt und kommt beispielsweise im hauseigenen
PDA in UMC 0.18 µm Technologie zum Einsatz. Als
kompaktesten Vertreter gibt es den SIRIUS Tiny, der
über eine v. Neumann-Architektur und einen 16 Bit
breiten Datenbus verfügt.
Michael Schmidt, michael.schmidt@hs-offenburg.de, Sebastian
Stickel, sebastian.stickel@hs-offenburg.de, Florian Zowislok (Ehemaliger
Mitarbeiter), Dirk Jansen, d.jansen@hs-offenburg.de,
Hochschule für Technik, Wirtschaft und Medien – Offenburg,
University of Applied Sciences, Badstraße 24, 77652 Offenburg.
Abbildung 1: RTL Schematic der End-Synthese.
Ferner wurde der Befehlssatz weiter eingeschränkt,
sodass dieser Prozessorkern auch zur Lehre der Studenten
in einem Kurs eingesetzt werden kann, in dem
diese den Core selbst in VHDL programmieren und
somit erste tiefere Einblicke in moderne Prozessorarchitektur
gewinnen können. Als performantester Vertreter
tritt der Softcore SIRIUS HULK auf, da bei ihm
auf den berühmten Flaschenhals der v. Neumann-
Architektur verzichtet und stattdessen eine Harvard-
Architektur zu Grunde gelegt wurde.
II. ÜBERSICHT SOFTCORES
Ein Unterscheidungsmerkmal der SIRIUS Softcores
liegt neben der v. Neumann-Architektur bei Janus und
Tiny und der Harvard-Architektur bei HULK auch in
der Breite des Adress- und Datenbusses. Verfügt der
Tiny sowohl über einen 16 Bit breiten Adress- als
auch Datenbus, ist der Adressbus des Janus bereits 32
Bit breit, womit dieser volle 4 GB Speicher adressieren
kann. Der SIRIUS HULK wiederum wurde konsequent
als 32-Bit-Softcore entwickelt. Allerdings
muss bei ihm auf Grund der Harvard-Architektur
zunächst zwischen Daten und Instruktionen unterschieden
werden. Beide Busse verfügen demnach über
Daten- und Adressleitungen, welche bis auf den Instruktionsdatenbus
32 Bit breit sind. Letzterer verfügt
lediglich über 16 Bit, da das Instruction Word Format
bei allen drei Softcores einheitlich gehalten ist. Ein
weiteres Alleinstellungsmerkmal des SIRIUS HULK
ist der 16 kB große Daten- und Befehlscache. Tabelle
1 fasst die Unterschiede und Gemeinsamkeiten der
39