Workshopband als PDF - Mpc.belwue.de

MPC-WORKSHOP FEBRUAR 2013
VII. FAZIT
Der komplexeste der drei SIRIUS Softcores des Instituts
für Angewandte Forschung der Hochschule
Offenburg wurde einem Benchmark-Test unterzogen.
Hieraus wurden anhand der Ergebnisanalyse diverse
Optimierungsmöglichkeiten deutlich, die systematisch
umgesetzt wurden. Ferner wurden die Timing
Constraints für die Synthese präzisiert, wodurch sich
eine höhere Gesamtsystemfrequenz ergab.
DANKSAGUNG
Besonderer Dank gilt an dieser Stelle allen Mitarbeitern
des ASIC Design Centers und des Instituts für
Angewandte Forschung (IAF) der Hochschule Offenburg,
die mir stets mit Rat und Tat zur Seite standen.
LITERATURVERZEICHNIS
[1] M. Schmidt, “Integration des Altera Avalon Bus-Systems in
einen 32 Bit Softcore mit Harvard Architektur und Dual
Cache”, 47. Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg,
Offenburg, Feb. 2012.
[2] S. Stickel, D. Jansen, F. Zowislok, M. Durrenberger, „32 Bit
Softcore mit Harvard Architektur und Double Cache“, 45.
Workshop der Multiprojekt-Chip-Gruppe Baden-
Württemberg, Albstadt-Sigmaringen, Feb. 2011.
[3] Weng Fook Lee, „VHDL Coding and Logic Synthesis with
Synopsis“, Academic Press, 2000, ISBN: 0-12-388671-6.
Michael Schmidt erhielt den akademischen
Grad des M. Eng in Elektro- und Informationstechnik
im Jahr 2012 von der Hochschule
Offenburg und arbeitet derzeit im Institut für
Angewandte Forschung der Hochschule
Offenburg.
43