Workshopband als PDF - Mpc.belwue.de

LIN
4-Bit-DSM
4-Bit-DSM
4-Bit-DSM
4-Bit-DSM
Vor allem die Pulsweitenmodulation PWM oder
auch die Delta-Sigma-Modulation DSM erster Ordnung
finden heute in FPGA-basierenden Systemen
weit verbreitete Anwendung, siehe [4], [5]. Laut [6]
zeichnen sich solche Realisierungen durch einen vergleichsweise
relativ geringen Hardware-Aufwand aus.
Im FPGA benötigt man einen Modulo-Zähler (und bei
PWM auch einen Komparator), außerhalb sind einige
analoge Elemente wie Widerstände und Kondensatoren,
und bei aktiven Filtern noch Operationsverstärker
notwendig. Nachteilig bei einer einkanaligen PWM-
oder DSM-Realisierung ist eine hohe Taktfrequenz.
Beispielsweise benötigt ein einkanaliger PWM-DAC
eine Taktfrequenz von mehr als 2,62 GHz, wenn er
eine Bandbreite von 40 kHz und eine Auflösung von
16 Bit unterstützen soll.
In einigen Applikationsberichten sind Realisierungen
von Digital-Analog-Wandlern auf der Basis zweikanaliger
Pulsweitenmodulation mit Widerstandsnetzwerken,
z.B. 15-Bit-DAC mit 6- und 9-Bit-PWM
[7], 12-Bit-DAC mit zwei 6-Bit-PWM [8], oder 16-
Bit-DAC mit zwei 8-Bit-PWM [9] beschrieben.
A. Delta-Sigma-Modulatoren
digital analog
TPF
U ou
Abbildung 2: Digital-Analog-Wandler, bestehend aus vier parallelen
4-Bit-Delta-Sigma-Modulatoren DSM, einem Linearisierungsmodul
LIN, einem Spannungsteiler aus Widerständen und einem
analogen Tiefpassfilter TPF.
Damit der hier spezifizierte Digital-Analog-Wandler
eine Bandbreite von 40 kHz und eine Auflösung von
16 Bit bei einer Taktfrequenz von 20 MHz erreichen
kann, ist es notwendig, den DAC mit vier parallel
geschalteten 4-Bit-Delta-Sigma-Modulatoren aufzubauen.
Dadurch wäre es möglich, die Taktfrequenz bis
auf 640 kHz zu reduzieren. Über die Ausgänge der
einzelnen 4-Bit-Delta-Sigma-Modulatoren wird direkt
ein Spannungsteiler angesteuert, der von einem R-2R-
Widerstandnetzwerk abgeleitet ist. Ein Blockschaltbild
dieser Anordnung ist in Abbildung 2 zu sehen.
Damit aus einem PWM- oder DSM-Signal ein analoges
Signal rekonstruiert wird, ist zusätzlich ein analoges
Tiefpassfilter TPF notwendig. In einfachsten Fällen,
in denen keine großen Anforderungen an die
Qualität des rekonstruierten Signals gestellt sind, z.B.
hinsichtlich der Restwelligkeit, können solche Tiefpassfilter
aus passiven Elementen, z.B. aus einzelnen
RC-Gliedern, aufgebaut sein. Für anspruchsvollere
46
U in
8k
330p
10k
Anwendungen sind passive Filter nicht ausreichend.
Dazu müssen meistens aktive, oft auch mehrstufige
Tiefpassfilter auf der Basis präziser Operationsverstärker
eingesetzt werden, so wie in [10] beschrieben
ist.
B. Tiefpassfilter
Das hier eingesetzte analoge Tiefpassfilter, dessen
Schaltplan in Abbildung 3 zu sehen ist, basiert auf der
Sallen-Key-Architektur vierter Ordnung aus [11].
Widerstände und Kondensatoren in diesem Filter
wurden für eine Grenzfrequenz von 40,0 kHz nach
Design-Regeln aus [12] und [13] berechnet. Anschließend
wurde dieses Filter mit dem Spice-Modell des
Operationsverstärkers AD8628 mit Hilfe der LTSpice-
Simulation weiter optimiert und an gängige Widerstands-
und Kondensator-Reihen angepasst. Dadurch
hat sich die Grenzfrequenz auf 44,74 kHz erhöht. Der
Amplitudengang des Filters ist in Abbildung 4 zu
sehen.
Der verwendete Operationsverstärker AD8628 ist
ein chopper-stabilisierter Präzisionsoperationsverstärker,
der sich durch eine sehr niedrige Eingangs-
Offsetspannung von max. 5 µV, eine niedrige Eingangs-Offsetspannungsdrift
von max. 0,02 µV/°C, ein
geringes Rauschen von 22 nV/√Hz und eine Bandbreite
von 2,5 MHz auszeichnet. Der AD8628 kann mit
einer unsymmetrischen Versorgungsspannung von
+2,7V bis +5,0V betrieben werden. Weitere technischen
Details findet man in [14].
C. Linearisierung
1n2
5k6
100p
AD8628
Abbildung 3: Analoges Tiefpassfilter vierter Ordnung, basierend auf
der Sallen-Key Architektur.
10
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
1 10 100 1k 10k 100k 1000k
Frequenz (Hz)
Abbildung 4. Amplitudengang des Tiefpassfilters vierter Ordnung.
Verstärkung (dB)
EIN PRÄZISER SIGNALGENERATOR
MIT 16-BIT-DAC AUF EINEM LOW-POWER-FPGA
Eine der aufwändigsten Aufgaben ist die
Linearisierung des Digital-Analog-Wandlers, also die
Kompensation von Nichtlinearitäten, vor allem unter
1k5
2n2
U out