Workshopband als PDF - Mpc.belwue.de
Workshopband als PDF - Mpc.belwue.de
Workshopband als PDF - Mpc.belwue.de
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Tabelle 1: Resultate aus Frequenzmessungen mit <strong>de</strong>m konventionellen 25-Bit-Phasenakkumulator und <strong>de</strong>m erweiterten 13-Bit-Phasenakkumulator<br />
mit einem 12-Bit-Register für <strong>de</strong>n variablen Modulo-N-Zähler.<br />
A. Erweiterter Phasenakkumulator<br />
Die Firma Analog Devices hat <strong>de</strong>n DDS-Baustein<br />
AD9913 im Programm, in <strong>de</strong>m eine Erweiterung <strong>de</strong>s<br />
Phasenakkumulators zwecks Verbesserung <strong>de</strong>r Frequenzgenauigkeit<br />
vorgenommen wor<strong>de</strong>n ist [19]. Im<br />
Applikationsbericht [20] ist diese Erweiterung ansatzweise<br />
beschrieben. Sie basiert auf einer variablen<br />
Modulo-N-Operation, wo <strong>de</strong>r Teiler N nicht an Werte<br />
in 2er-Potenz gebun<strong>de</strong>n ist. Lässt sich <strong>de</strong>r Restfehler ε<br />
aus <strong>de</strong>r Berechnung von FMC <strong>als</strong> rationale Zahl<br />
ε = M/N darstellen, dann kann man mit <strong>de</strong>m Zähler M<br />
und Nenner N eine Modulo-Addition realisieren. Dabei<br />
wird ein zusätzlicher 1-Bit-Übertrag CF generiert,<br />
<strong>de</strong>r <strong>als</strong> Korrekturwert zum Phasenakkumulator AC<br />
addiert wird. Die Berechnung <strong>de</strong>r Phase erfolgt dann<br />
nicht durch eine relativ simple Modulo-2 K -Addition,<br />
son<strong>de</strong>rn wird durch die Folge von einzelnen Operationen<br />
aufgelöst, wobei QR ein Hilfsregister ist:<br />
CF = (QR + M ≥ N)<br />
QR = (QR + M) mod N<br />
AC = (AC + FMC + CF) mod 2 B<br />
Da eine variable Modulo-N-Operation, die nicht an<br />
die 2er-Potenz gebun<strong>de</strong>n ist, sich aus einer VHDL-<br />
Beschreibung nicht synthetisieren lässt, ist es notwendig,<br />
diese Operation durch eine passen<strong>de</strong> Schaltung,<br />
bestehend aus einem Addierer, einem Vergleicher und<br />
einem Subtrahierer aufzubauen. Die daraus resultieren<strong>de</strong><br />
Registertransferstruktur ist in Abbildung 6 zu<br />
sehen.<br />
Die Darstellung <strong>de</strong>s Restfehlers ε <strong>als</strong> rationale Zahl<br />
kann man relativ einfach mit einem HP-Taschenrechner,<br />
z.B. HP32Sii o<strong>de</strong>r HP35S vornehmen. Diese<br />
Taschenrechner ermöglichen die Darstellung von<br />
Zahlen <strong>als</strong> Brüche, wobei zu berücksichtigen ist, dass<br />
<strong>de</strong>r Nenner mit maximal 12 Bitstellen dargestellt wird.<br />
Sobald die Werte M und N bekannt sind, besteht<br />
keine Notwendigkeit mehr, <strong>de</strong>n Phasenakkumulator<br />
<strong>als</strong> „langes“ Register zu halten. Es reicht, wenn die<br />
Anzahl <strong>de</strong>r Bitstellen an <strong>de</strong>n Phasen-Amplitu<strong>de</strong>n-<br />
Wandler angepasst ist. Das folgen<strong>de</strong> Zahlenbeispiel<br />
kann diese Thematik ver<strong>de</strong>utlichen: für die Werte K =<br />
13, FO = 15,0 kHz und FS = 1,25 MHz ergibt sich nun<br />
PHA-25 PHA-13 + QR-12<br />
Soll-Frq. [Hz] 15.000,00 9.000,00 1.000,00 15.000,00 9.000,00 1.000,00<br />
FMC<br />
(M, N)<br />
Min [Hz]<br />
Max [Hz]<br />
48<br />
402653<br />
14.999,99<br />
15.000,14<br />
241591<br />
8.999,944<br />
9.000,072<br />
26843<br />
999,961<br />
1.000,009<br />
EIN PRÄZISER SIGNALGENERATOR<br />
MIT 16-BIT-DAC AUF EINEM LOW-POWER-FPGA<br />
98<br />
(38, 125)<br />
15.000,02<br />
15.000,13<br />
ein Frequenzteiler FMC = 98, und ein Restfehler ε von<br />
0,304, <strong>de</strong>r diesmal aber durch die Werte M = 38 und<br />
N = 125 dargestellt wird. Mit diesen drei Werten erfolgt<br />
die Initialisierung <strong>de</strong>s erweiterten Phasenakkumulators.<br />
B. Frequenzmessungen<br />
58<br />
(614, 625)<br />
8.999,989<br />
9.000,096<br />
In <strong>de</strong>r Tabelle 1 sind die Resultate <strong>de</strong>r Frequenzmessung<br />
für drei exemplarisch gewählte Frequenzen 15,0<br />
kHz, 9,0 kHz und 1,0 kHz zusammengefasst. Die<br />
Frequenzmessungen wur<strong>de</strong>n zuerst mit einem herkömmlichen<br />
25-Bit-Phasenakkumulator (PHA-25)<br />
durchgeführt, und anschließend mit <strong>de</strong>m 13-Bit-<br />
Phasenakkumulator mit einer 12-Bit-Erweiterung<br />
(PHA-13 + QR-12). Für je<strong>de</strong> Frequenzmessung wur<strong>de</strong>n<br />
insgesamt 1000 Sampling-Werte mit <strong>de</strong>m 6,5stelligen<br />
Multimeter DMM 4040 von Tektronix aufgezeichnet.<br />
Der Multimeter ist mit einer Analysefunktion<br />
ausgestattet, die es ermöglicht, innerhalb einer<br />
Messreihe <strong>de</strong>n minimalen Messwert (Min), <strong>de</strong>n maximalen<br />
Messwert (Max), <strong>de</strong>n arithmetischen Mittelwert<br />
(Avg) sowie die Standardabweichung (SD) zu<br />
bestimmen. Neben <strong>de</strong>n aus <strong>de</strong>r Messung ermittelten<br />
Frequenzwerten enthält die Tabelle auch <strong>de</strong>n jeweiligen<br />
Frequenzteiler FMC sowie die Werte M und N für<br />
die Einstellung <strong>de</strong>r Frequenz.<br />
Die Standardabweichung SD selbst ist ein Maß für<br />
die Aussagekraft <strong>de</strong>s arithmetischen Mittelwerts Avg.<br />
Eine kleine Standardabweichung be<strong>de</strong>utet, dass alle<br />
Beobachtungswerte nahe am Mittelwert liegen. Bei<br />
einer großen Standardabweichung sind die Beobachtungswerte<br />
weit um <strong>de</strong>n Mittelwert gestreut. Die<br />
Messresultate in <strong>de</strong>r Tabelle 1 zeigen uns, dass die<br />
Fluktuation <strong>de</strong>r Frequenz bei <strong>de</strong>m Phasenakkumulator<br />
mit Erweiterung geringer ist <strong>als</strong> bei <strong>de</strong>m konventionellen<br />
Phasenakkumulator.<br />
V. PHASEN-AMPLITUDEN-WANDLER<br />
6<br />
(346, 625)<br />
999,986<br />
1.000,027<br />
Avg [Hz] 15.000,07 9.000,007 999,985 15.000,07 9.000,045 1,000,005<br />
SD [mHz] 26,962 27,173 7,266 16,013 17,134 6,256<br />
Wegen <strong>de</strong>r Symmetrieeigenschaften <strong>de</strong>r Sinusfunktion<br />
wer<strong>de</strong>n bei <strong>de</strong>ren Digitalisierung nur Funktionswerte<br />
aus <strong>de</strong>m Intervall 0 bis π/2 berechnet. In [21]<br />
und [22] fin<strong>de</strong>t man einen guten Überblick über ver-