Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
φ<br />
in<br />
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
Problem: 'Clock Feedthrough'<br />
Q<br />
Ladungsinjektion<br />
in ⇒ Q<br />
Ladungsinjektion<br />
Phi ⇒ Q<br />
Ausgang<br />
Takt<br />
t r =1ns / 0.1ns<br />
� Das Taktsignal kann durch die Gate-Drain Kapazität des PMOS auf den Ausgang durchkoppeln<br />
� Die Stärke des Effekts hängt von der Anstiegszeit des Taktsignals und den Kapazitätsverhältnissen ab.<br />
P. Fischer, TI, Uni Mannheim, Seite 107