Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
Berechnung V OL<br />
� Berechnung der Low-Ausgangsspannung aus der Ausgangskennlinie von NMOS und Last<br />
I quer<br />
V OL<br />
� NMOS ist im linearen Bereich, PMOS in Sättigung<br />
� Mit V T = V TN = |V TP |:<br />
NMOS<br />
PMOS<br />
VDD V out<br />
I NMOS = k N [(V DD – V T) V OL – ½ V OL 2 ] = ½ kP (V DD – V T) 2 = I PMOS<br />
� k p muß viel kleiner als k n sein !!!<br />
� Das low-level hängt stark von V DD ab – schlecht!<br />
V OL = (V DD-V T) [1 – 1 – k P/k N]<br />
P. Fischer, TI, Uni Mannheim, Seite 62
Change language