Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
� β= K x W/L muß maximiert werden, daher L = L min<br />
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
Wahl der Transistorgrößen<br />
� Für die Wahl des Verhältnisses von b p /b n gibt es verschiedene Kriterien:<br />
- Maximaler Störabstand, also V T = VDD/2 ⇒ β p = β n<br />
- gleiche Anstiegs- und Abfallzeiten ⇒ β p = β n<br />
- Minimale mittlere Verzögerung ⇒ β p < β n (Kapazität durch PMOS kleiner halten!)<br />
� Zusammen mit den Technologiekonstanten K N und K P legt man so W P /W N fest<br />
� Der Absolutwert von W N hängt von der zu treibenden Last ab.<br />
Je größer die Last, desto größer sollten die Ws sein.<br />
Damit steigt aber auch die Eingangskapazität.<br />
� Bei sehr großen Lasten sollte man daher lieber 'minimale' Inverter/Gatter benutzen und Buffer einfügen<br />
(s. später)<br />
P. Fischer, TI, Uni Mannheim, Seite 26