Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
C in<br />
0<br />
0<br />
0<br />
0<br />
1<br />
1<br />
1<br />
1<br />
A !A<br />
C in<br />
A<br />
0<br />
0<br />
1<br />
1<br />
0<br />
0<br />
1<br />
1<br />
B<br />
0<br />
1<br />
0<br />
1<br />
0<br />
1<br />
0<br />
1<br />
C out<br />
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
0<br />
0<br />
0<br />
1<br />
0<br />
1<br />
1<br />
1<br />
Volladdierer mit Transmission Gates<br />
S<br />
0<br />
1<br />
1<br />
0<br />
1<br />
0<br />
0<br />
1<br />
!C in<br />
P<br />
0<br />
1<br />
1<br />
0<br />
0<br />
1<br />
1<br />
0<br />
Vorbereitung XORs: P=A⊕B<br />
A<br />
B<br />
!A<br />
!A<br />
B<br />
A<br />
P<br />
!P<br />
(Ein Inverter für !P wäre langsamer)<br />
B<br />
B<br />
!C in<br />
C in<br />
!A<br />
!C in<br />
P<br />
P<br />
!P<br />
P<br />
!P<br />
P. Fischer, TI, Uni Mannheim, Seite 80<br />
S<br />
C out<br />
kritischer Pfad<br />
MUXe: S=P⊕C in, C out=..
Change language