Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
V<br />
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
DCVS Inverter<br />
� Simulation mit PSPICE mit sehr langsamen Eingangssignalen (Anstiegs/Abfallzeit = 1µs)<br />
� Hier (W/L) P = (W/L) N<br />
inleft<br />
Simple Pleft<br />
V<br />
Vleft<br />
V1 = 0<br />
V2 = 5<br />
TR = 100n<br />
outleft<br />
Nleft<br />
Simple<br />
VCC<br />
0<br />
Pright<br />
outright<br />
Nright<br />
Simple<br />
Simple<br />
V<br />
V<br />
inright<br />
Vright<br />
V1 = 5<br />
V2 = 0<br />
TR = 100n<br />
Eingang rechts<br />
Eingang links<br />
� Ausgang ist sehr schnell durch das positive Feedback<br />
Ausgang links<br />
Ausgang rechts<br />
1µs !<br />
P. Fischer, TI, Uni Mannheim, Seite 89
Change language