Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
RC Verzögerung mit Buffern<br />
Optimale Anordnung<br />
Bessere Formel<br />
nach je m Elementen einen Buffer<br />
mit Verzögerung t buf einfügen:<br />
- Anzahl Segmente = n/m<br />
- Anzahl Buffer = n/m -1<br />
P. Fischer, TI, Uni Mannheim, Seite 55