Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
Volladdierer: Carry-Erzeugung<br />
� Das Carry wird durch C out = AB + BC in + AC in gegeben.<br />
� Diese Funktion kann mit dem gemischten Gatter Y = !(AB+(A+B)C in ) implementiert werden<br />
� Problem: 3 PMOS übereinander ('Stack height' = 3)<br />
� Da je zwei der 5 Eingänge des Y-Gatters identisch sind, kommen nicht alle Eingangskombinationen vor!<br />
C in<br />
A<br />
B A<br />
B<br />
A<br />
B<br />
!C out<br />
B<br />
A<br />
� Der PMOS Zweig kann umgeformt werden:<br />
(!A+!B)(!A!B+!C) = !A(!A!B+!C) + !B(!A!B+!C)<br />
= !A!B+!A!C+!A!B+!B!C = !A!B + (!A+!B)!C.<br />
� Das führt zu einem NICHT-<strong>CMOS</strong>-Gatter:<br />
B<br />
C in<br />
A<br />
B A<br />
A<br />
B<br />
!C out<br />
B<br />
A<br />
P. Fischer, TI, Uni Mannheim, Seite 47