Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
C i0<br />
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
φ<br />
A 1<br />
φ<br />
φ<br />
φ<br />
Carry Pfad<br />
Beispiel: NP <strong>CMOS</strong> Volladdierer (2 Bit)<br />
V DD<br />
B1<br />
V DD<br />
φ<br />
B1<br />
A 1<br />
φ<br />
A 0<br />
A 0 B 0 B 0<br />
φ<br />
V DD<br />
C 2<br />
C i1<br />
A 1<br />
A 0<br />
φ<br />
φ<br />
B 1<br />
φ<br />
B 0<br />
φ<br />
V DD<br />
C i1<br />
V DD<br />
C i0<br />
A 1<br />
B1<br />
φ<br />
V DD<br />
V DD<br />
φ S 1<br />
C i1<br />
Optimiertes Design: zweiter NMOS<br />
pulldown, um Kapazitäten der<br />
Zwischenknoten zu reduzieren<br />
φ<br />
B 0<br />
A0 Ci0 S 0<br />
Bit 0 Bit 1<br />
P. Fischer, TI, Uni Mannheim, Seite 112
Change language