Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Logikfamilien: CMOS, dynamisch,... (7.3Mb)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
PHI<br />
VLSI Design 03/04 - <strong>Logikfamilien</strong><br />
Ähnlich JK-FF: Getaktetes SR – FlipFlop<br />
� Sehr einfache Schaltung möglich:<br />
� Kreuzgekoppelte Inverter, die umgeworfen werden (ähnlich statische Speicherzelle)<br />
� Achtung: 'ratioed' Design: PMOS Transistoren dürfen nicht zu stark sein, sonst 'flippt' die Zelle nicht<br />
S<br />
Q<br />
Q<br />
PHI<br />
R<br />
Simulation @ 3V, L NMOS = 0.25µm<br />
L PMOS = 0.25/0.5/1 µm<br />
V Q ,V !Q<br />
V PHI<br />
P. Fischer, TI, Uni Mannheim, Seite 91