Logikfamilien: CMOS, dynamisch,... (7.3Mb)

� Unter Vernachlässigung des Ausgangswiderstands kann man die Schwellenspannung V M abschätzen:
Es muß gelten: I PMOS = I NMOS
r(
VDD −
VLSI Design 03/04 - Logikfamilien
K N (W/L) N (V M -V TN ) 2 = K P (W/L) P (VDD-V M -|V TP |) 2 (beide MOS in Sättigung!)
� Für V TN = |V TP | wird die Forderung V M = VDD/2 durch r=1 erfüllt, d.h.
K N (W/L) N = K P (W/L) P
� Da normalerweise K N = 2...3 K P folgt für eine Schwelle auf halber Versorgung:
(W/L) P = 2...3 x (W/L) N
� In DSM hängt der Drainstrom nicht mehr quadratisch, sondern fast linear von der Gatespannung ab.
Am Ergebnis ändert das nichts!
Berechnung der Schwelle
V
1
+ r
)
+
V
mit
TP TN
βP
VM = = βN
r
mit
β
=
K
W
L
P. Fischer, TI, Uni Mannheim, Seite 14