Logikfamilien: CMOS, dynamisch,... (7.3Mb)

Weitere Magazine

Empfehlungen

Info

VLSI Design 03/04 - <strong>Logikfamilien</strong> Wdh: 'Pseudo'-statisches Latch � Implementierung in diesem Beispiel mit Transmission Gates D LD Q Q D � Achtung: Die LD-Signale der Transmission Gates dürfen sich nicht überlappen! !LD LD LD !LD Q Q P. Fischer, TI, Uni Mannheim, Seite 78
VLSI Design 03/04 - <strong>Logikfamilien</strong> Latch mit 'Keeper' � Ähnlich RAM-Zelle, aber mit asymmetrischen Invertern D !LD LD Q Schwacher Inverter � Bringt nicht viel Flächengewinn, da die langen Transistoren im schwachen Inverter viel Platz brauchen P. Fischer, TI, Uni Mannheim, Seite 79
Seite 1 und 2:
VLSI Design 03/04 - Logikfamilien L
Seite 3 und 4:
VLSI Design 03/04 - Logikfamilien C
Seite 5 und 6:
VLSI Design 03/04 - Logikfamilien W
Seite 7 und 8:
� Schaltbild zur Simulation der n
Seite 9 und 10:
VLSI Design 03/04 - Logikfamilien C
Seite 11 und 12:
� Für den NMOS ist V GS = V in ,
Seite 13 und 14:
VLSI Design 03/04 - Logikfamilien T
Seite 15 und 16:
VLSI Design 03/04 - Logikfamilien S
Seite 17 und 18:
� Hiermit ist meist Durchlaufzeit
Seite 19 und 20:
� PSPICE mit nmos25, pmos25. VLSI
Seite 21 und 22:
� Aus Rabey, 1.2µm Technologie,
Seite 23 und 24: Einfluß der Anstiegszeit des Einga
Seite 25 und 26: VLSI Design 03/04 - Logikfamilien L
Seite 27 und 28: A B A B A B VLSI Design 03/04 - Log
Seite 29 und 30: a b c a b NAND3 VLSI Design 03/04 -
Seite 31 und 32: VLSI Design 03/04 - Logikfamilien S
Seite 33 und 34: a b VLSI Design 03/04 - Logikfamili
Seite 35 und 36: a b a VLSI Design 03/04 - Logikfami
Seite 37 und 38: VLSI Design 03/04 - Logikfamilien T
Seite 39 und 40: Ideale Transistorgröße in komplex
Seite 41 und 42: VLSI Design 03/04 - Logikfamilien t
Seite 43 und 44: A B A B A B VLSI Design 03/04 - Log
Seite 45 und 46: VLSI Design 03/04 - Logikfamilien V
Seite 47 und 48: Optimierter Volladdierer (invertier
Seite 49 und 50: VLSI Design 03/04 - Logikfamilien B
Seite 51 und 52: VLSI Design 03/04 - Logikfamilien I
Seite 53 und 54: VLSI Design 03/04 - Logikfamilien R
Seite 55 und 56: VLSI Design 03/04 - Logikfamilien N
Seite 57 und 58: Querstrom PMOS VLSI Design 03/04 -
Seite 59 und 60: VLSI Design 03/04 - Logikfamilien B
Seite 61 und 62: VLSI Design 03/04 - Logikfamilien P
Seite 63 und 64: VLSI Design 03/04 - Logikfamilien P
Seite 65 und 66: Pass-Transistor Logik: Nur NMOS Sch
Seite 67 und 68: A 3 A 2 A 1 A 0 Sel0 !Sel0 Sel0 !Se
Seite 69 und 70: VLSI Design 03/04 - Logikfamilien G
Seite 71 und 72: VLSI Design 03/04 - Logikfamilien E
Seite 73: D LD !LD LD VLSI Design 03/04 - Log
Seite 77 und 78: VLSI Design 03/04 - Logikfamilien '
Seite 79 und 80: VLSI Design 03/04 - Logikfamilien D
Seite 83 und 84: a+(bc) VLSI Design 03/04 - Logikfam
Seite 87 und 88: Vorteile: � Statische Logik � k
Seite 89 und 90: VLSI Design 03/04 - Logikfamilien b
Seite 91 und 92: LD = 10 Q D VLSI Design 03/04 - Log
Seite 93 und 94: I 1 I 2 I N φ φ VLSI Design 03/04
Seite 95 und 96: φ c b a φ VLSI Design 03/04 - Log
Seite 97 und 98: VLSI Design 03/04 - Logikfamilien
Seite 101 und 102: φ in VLSI Design 03/04 - Logikfami
Seite 103 und 104: � Füge einen Inverter hinter jed
Seite 105 und 106: � Abwechselnd N-Stufen und P-Stuf
Seite 107 und 108: Beispiel: breites UND Gatter (Adres
Seite 109 und 110: Beispiel: breites ODER (z.B. f. Mat
Seite 111 und 112: VLSI Design 03/04 - Logikfamilien F
Seite 113 und 114: CK D VLSI Design 03/04 - Logikfamil
Seite 115 und 116: VLSI Design 03/04 - Logikfamilien '
Seite 117 und 118: VLSI Design 03/04 - Logikfamilien V
Seite 119 und 120: Messung: auf der 1mm Leitung und hi
Seite 125 und 126:
VLSI Design 03/04 - Logikfamilien E
Seite 127 und 128:
V CC2 A B V EE VLSI Design 03/04 -
Seite 129 und 130:
VLSI Design 03/04 - Logikfamilien W
Seite 131:
Vorteile: VLSI Design 03/04 - Logik
Alle anzeigen

Logikfamilien: CMOS, dynamisch,... (7.3Mb)

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?