Das Magazin für Funk Elektronik · Computer - FTP Directory Listing

Tabelle 3: Signalnamen im SPPund
EPP-Modus
Sub D Richtung SPP EPP
1 Out nStrobe nWrite
2 Bi D0 AD0
3 Bi D1 AD1
4 Bi D2 AD2
5 Bi D3 AD3
6 Bi D4 AD4
7 Bi D5 AD5
8 Bi D6 AD6
9 Bi D7 AD7
10 In nAck Intr
11 In Busy nWait
12 In PError UserDef1
13 In Select UserDef3
14 Out nAutoFd nDStrb
15 In nFault UserDef2
16 Out nInit nInit
17 Out nSelectIn nAStrb
18 – – –
19 – – –
20 Ground Ground
21 Ground Ground
22 Ground Ground
23 Ground Ground
24 Ground Ground
25 Ground Ground
Die Zyklen laufen automatisch ab, in Abhängigkeit
davon, welches Portregister
angesprochen wird. Ein Schreiben auf das
EPP Address Port bewirkt ein Address
Write, ein Lesen des EPP Address Ports
ein Address Read auf den Peripherieleitungen.
Besonders bemerkenswert ist
das EPP Data Port. Es existiert gleich viermal
und ermöglicht so 8-, 16- und 32-Bit-
I/O-Zugriffe. Die Register sind in Tabelle 2
dargestellt. Die SPP-Register haben im
EPP-Modus keine Bedeutung. Alle Transfers
laufen über die EPP-Register ab.
Der aufmerksame Leser wird die neuen
Signalnamen bemerkt haben. Tatsächlich
haben die einzelnen Leitungen nicht nur
neue Funktionen, sondern auch neue Namen
erhalten. Eine Gegenüberstellung der
Signalnamen im SPP- und EPP-Modus und
die Zuordnung zum 25poligen SUB-D-
Druckeranschluß ist in Tabelle 3 zusammengestellt.
Bei der Betrachtung der Signale zeigt sich,
daß das EPP eigentlich als externer Bus angesehen
werden kann. Die Datenleitungen
führen nicht nur Daten-, sondern auch
Adreßinformationen. Mit Hilfe externer
Decoder können so bis zu 256 externe
Adressen angesprochen werden. Zu diesem
Zweck muß zunächst ein Address Write
durchgeführt werden. Die Adresse wird
durch nAddressStrobe in ein externes Latch
gespeichert und kann dann decodiert
werden.
Die Peripherie kann durch ein nReset
(aktiv Low) zurückgesetzt werden.
Die beschriebenen Register und Signale
existieren bei allen EPP-Chips der verschiedenen
Hersteller in gleicher funktioneller
Hinsicht. Leider unterscheiden sich
CPU I/O Write
nWrite
AD-Bus
nDataStrobe
nWait
die Schaltkreise jedoch in der Art und
Weise, wie sie in die EPP-Betriebsart geschaltet
werden können. Bei einigen dieser
Bausteine ist die Umschaltung im Handling
sogar recht kompliziert (82360 SL). Für
den FDC 37665 gelten die Konfigurationseinstellungen
nach Tabelle 4. Diese Tabelle
zeigt das Konfigurationsregister, welches
auf der Portbasisadresse plus Offset 402h
zu finden ist. Die mit x gekennzeichneten
Bits werden im ECP-Modus zur FIFO- und
DMA-Steuerung benutzt.
■ EPP-BIOS
Das EPP-BIOS ermöglicht einen hardwareunabhängigen
Zugriff auf das EPP-Port.
Das EPP-BIOS wird in der CONFIG.SYS
als Device-Treiber geladen. Es kann aber
auch schon im System-ROM enthalten sein
oder als TSR-Programm vorliegen. Hier soll
das in [3] spezifizierte BIOS beschrieben
werden. Es soll nicht unerwähnt bleiben,
daß es auch andere BIOS-Erweiterungen
gibt.
Ob ein EPP-BIOS nach IEEE 1284 installiert
ist, kann durch die neue Int17-Funktion
Installation Check überprüft werden.
Diese Funktion liefert bei Erfolg die für
nachfolgende Funktionen wichtige EPP-
BIOS-Einsprungadresse.
Alle weiterem BIOS-Rufe erfolgen nun
über einen Direktaufruf. Dabei steht im Register
AH die Funktion, im Register DX die
EPP-I/O-Basisadresse. Das BIOS liefert im
Register AH den Fehlercode. In den anderen
Registern werden zusätzliche Informationen
übergeben.
Query Config (0): Diese Funktion liefert
die Konfiguration des EPP-Ports.
Tabelle 4: Konfigurationsregister
Code Betriebsart
000xxxxx SPP
001xxxxx PS/2
010xxxxx FIFO
011xxxxx ECP
100xxxxx EPP
101xxxxx reserviert
110xxxxx Test
111xxxxx Konfiguration
1 2 3 4
Ein I/O Zyklen
Bild 2: Funktionsweise im EPP-Modus bei der Ausgabe
5 6
PC
Set Mode (1): Setzt die Betriebsart der
Schnittstelle. AL=Mode-Bits.
Get Mode (2): Fragt die gesetzte Betriebsart
ab.
Interrupt Control (3): Mit AL=1 kann der
Interrupt ein-, mit AL=0 ausgeschaltet
werden.
EPP Reset (4): Setzt das EPP-Port zurück.
Address Write (5): Die in AL übergebene
Adresse wird ausgegeben.
Address Read (6): Liefert in AL die Adresse.
Write Byte (7): Gibt das Byte in AL aus.
Write Block (8): Der durch DS:SI adressierte
Speicherblock wird ausgegeben. Die
Blocklänge steht in CX.
Read Byte (9): Ein Byte vom Port lesen.
Rückgabe in AL.
Read Block (0Ah): Vom Port wird ein Datenblock
mit der Länge CX in den Speicherbereich
gelesen, der durch ES:DI adressiert
wird.
Address/Byte Read (0Bh): Es wird von der
Adresse AL ein Byte gelesen. Rückgabe in
AL.
Address/Byte Write (0Ch): Das Byte in
CL wird auf die Adresse AL ausgegeben.
Address/Block Read (0Dh): Kombination
der Funktionen 5 und 0Ah.
Address/Block Write (0Eh): Kombination
der Funktionen 6 und 8.
Damit sind die wichtigsten BIOS-Funktionen
kurz beschrieben. Die BIOS-Spezifikation
[3] steht als fünfundzwanzigseitiges
WinWord-Dokument in der FUNKAMA-
TEUR-Mailbox (Einwahl siehe Heft-Impressum)
zum Download bereit. Ein BIOS
für den weit verbreiteten SMC-Chip SMC
finden Sie neben weiteren Utilities ebenfalls
in unserer BBS. Es lohnt sich also,
einmal in die Box hineinzuschauen.
Literatur
[1] Andreas Stiller: EPP, ECP ... etc, c’t 1994, Heft
7, Seite 120
[2] IEEE 1284: Standard Signaling Method for a Bidirectional
Parallel Peripheral Interface for Personal
Computers.
[3] IEEE 1284 Enhanced Parallel Port BIOS Specification.
Revision 7
[4] Larry Stein: The Enhanced Parallel Port
[5] Torge Storm: Port Knox, ELRAD 1995, Heft 9,
Seite 56
FA 11/95 • 1181