3-2016

Applikation
Bild 7: Ansicht des Entwicklungs-Boards
ton-Paar im Eingang eine hohe
Eingangsimpedanz und eine
hohe Stromverstärkung.
Weitere Schaltungsmaßnahmen
senken die interne Miller-Kapazität
und sorgen für 50 Ohm Ausgangswiderstand.
Die klassische
RF-Gain-Block-Topologie
wird zwar beibehalten, jedoch
in einigen Punkten verbessert.
Das Resultat ist vor allem die
beeindruckend hohe Linearität.
Zu dieser trägt auch ein interner
Bias Controller bei, der den
Arbeitspunkt optimiert.
Die Bilder 4 und 5 bringen weitere
wichtige Informationen. Der
LTC6431-20 ist sehr genügsam
in der Anwendung. Wie Bild 6
zeigt, ist die typische Außenbeschaltung
gering. Der Einsatz
einer RF-Gain-Stufe ist eine
oft vorkommende Aufgabe.
Dabei sind jedoch meist mehrere
Schritte erforderlich:
• Definieren des Bias Points
• Entwurf des Bias Networks
• Impedanz-Matching an Einund
Ausgang
• Stabilitätsmaßnahmen einführen
Beim LTC6431-20 sind diese
Aufgaben bereits vom Hersteller
gelöst worden. Da beispielsweise
ein internes Self-
Biasing-Netzwerk vorgesehen
ist, sind an Ein- und Ausgang
DC-Trennkondensatoren erforderlich.
Eine HF-Induktivität
am Ausgang führt diesem den
Gleichstrom zu. Diese Open-
Collector-Ausgangstechnik kann
ein Maximum an Ausgangsleistung
erbringen.
In der Praxis
Trotz des großen Entgegenkommens,
welches der IC dem Entwickler
zeigt, muss dieser einige
Singe bei der Anwendung beachten.
Allge nötigen Applikationshinweise
bringt das Datenblatt.
Im Wesentlichen geht es um:
• Auswahl der HF-Induktivität
Sie sollte möglichst verlustarm
sein und eine hohe Eigenresonanzfrequenz
aufweisen. Die
Induktivität richtet sich nach
dem Einsatzfrequenzbereich.
• Auswahl des DC-Blocking-
Kondensators
Der Abblockkondensator sollte
eine niedrige Serienimpedanz besitzen.
1...10 nF sind ausreichend für
den Betrieb bis zu 20 MHz herab.
• Auswahl des RF-Bypass-
Kondensators
Hier kommt es auf die Anordnung
so nahe wie möglich am
IC an. Der Hersteller empfiehlt
zwei Bypass-Kondensatoren mit
etwa 1 und 100 nF in Bauform
0402 bzw. 0805.
• Exposed Pad und Massegestaltung
Maximle Massefläche und kürzeste
Verbindung des Pads mit
Masse sichern bestmögliche
Wärmeabfuhr und elektrische
Stabilität. Ein Entwicklungs-
Board (Bild 7) steht zur Verfügung.
Die gezeigte Applikations-
bzw. Testschaltung wird
im Datenblatt genau erläutert. FS
Bild 7a: Schaltplan des
Entwicklungs-Boards
64 hf-praxis 3/2016