Principios de electrónica, 7ma Edición - Albero Malvino

MOSFET 473
FET de potencia en paralelo
Los transistores de unión bipolares no pueden conectarse en paralelo
porque sus caídas de tensión V BE no se aproximan lo suficiente.
Si intentamos conectarlos en paralelo, se produce un efecto de acaparamiento
de corriente. Esto quiere decir que el transistor con la
menor tensión V BE toma más corriente de colector que los demás.
Los FET de potencia conectados en paralelo no sufren este
problema del acaparamiento de la corriente. Si uno de los FET de
potencia trata de acaparar la corriente, su temperatura interna aumentará.
Esto aumenta su resistencia R DS(on) , lo que reduce su
corriente de drenador. El efecto global es que todos los FET de
potencia tengan la misma corriente de drenador.
Desconexión más rápida
Como se ha mencionado anteriormente, los portadores minoritarios
de los transistores bipolares se almacenan en el área de la unión
durante la polarización directa. Cuando se intenta poner en corte un transistor bipolar, las cargas almacenadas fluyen
durante un tiempo, impidiendo que se produzca un paso a la región de corte rápida. Puesto que un FET de
potencia no tiene portadores minoritarios, puede hacer que deje de fluir la corriente mucho más rápidamente que
un transistor bipolar. Normalmente, un FET de potencia puede hacer que deje de fluir una corriente del orden de
amperios en una décimas de nanosegundos, por lo que es de 10 a 100 veces más rápido que un transistor de unión
bipolar comparable.
FET de potencia como interfaz
INFORMACIÓN ÚTIL
En muchos casos, se usan dispositivos
bipolares y dispositivos MOS en el
mismo circuito electrónico. Un circuito
que hace de interfaz conecta la salida de
un circuito con la entrada del siguiente:
su función consiste en tomar la señal de
salida del excitador y acondicionarla de
manera que sea compatible con los
requisitos de la carga.
Los circuitos integrados digitales son dispositivos de baja potencia porque pueden sólo suministrar corrientes de
carga pequeñas. Si deseamos utilizar la salida de un circuito integrado digital para excitar una car ga de alta corriente,
podemos emplear un FET de potencia como interfaz (un dispositivo B que permite que un dispositivo A
se comunique con, o controle, un dispositivo C).
La Figura 14.24 muestra cómo puede controlar un CI digital una carga de alta potencia. La salida del CI digital
excita la puerta del FET de potencia. Cuando la salida digital está a nivel alto, el FET de potencia se comporta
como un interruptor cerrado. Cuando la salida digital está a nivel bajo, el FET de potencia opera como un interruptor
abierto. La interfaz entre los CI digitales (EMOS y CMOS de pequeña señal) con car gas de alta potencia
es una de las aplicaciones más importantes de los FET de potencia.
La Figura 14.25 es un ejemplo de un CI digital que controla una car ga de alta potencia. Cuando la salida del
CMOS está a nivel alto, el FET de potencia se comporta como un interruptor cerrado. Entonces la tensión en el devanado
del motor es aproximadamente 12 V, y el eje del motor gira. Cuando la salida del CMOS está a nivel bajo,
el FET de potencia es un circuito abierto y el motor deja de girar.
Figura 14.24 El FET de potencia es la interfaz entre
el CI digital de baja potencia y la carga de alta potencia.
Figura 14.25
Utilización de un FET de potencia para controlar un motor.
+12 V
CI
DIGITAL
+V DD
CARGA DE
ALTA POTENCIA
FET DE
POTENCIA
M MOTOR
30 Ω
FET DE
v CMOS
POTENCIA
in