la prima rivista italiana sui circuiti stampati - B2B24 - Il Sole 24 Ore

50 PCB giugno 2011
Fig. 10 - Il risultato dello sbroglio topologico, con i dettagli 1,
2 e 3 spiegati di seguito
perché continuare a disporre le tracce
in questa fase del progetto? Perché non
continuare invece a pianificare i percorsi,
e risolvere le tracce più avanti, dopo aver
completato una pianificazione topologica
completa? Se si considera l’esempio
appena descritto, l’astrazione della
pianificazione consente di lavorare con
un singolo piano invece che con 17 net
distinte, ognuna composta di numerosi
segmenti e svariate via.
Valorizzare la IP
(Intellectual Property) della
pianificazione topologica
Oggi, quindi, i progettisti riescono a
individuare, mettere a punto e catturare,
formalizzandoli, i principali schemi di
disposizione dei componenti e le principali
topologie delle strutture di bus.
Possono determinare che tali tipologie
di bus rispettano i criteri per applicazioni
a elevata velocità, utilizzano
gli strati nel modo corretto, hanno le
dimensioni fisiche che ne permettano il
routing, ecc. Il piano che le definisce fa
ora parte del database di progetto, sotto
forma di IP acquisita. Abbiamo dunque
ora l’opportunità di trarre pieno vantaggio
dalla velocità di un router auto-
matico, e sollevare il progettista da una
parte tediosa del proprio lavoro, lasciandogli
quindi più tempo da dedicare ad
attività maggiormente creative.
Mentor Graphics ha implementato
la seconda parte di questo processo
mediante un router topologico,
denominato per l’appunto Topology
Router, capace di seguire le direttive del
piano acquisito, realizzando comunque
lo sbroglio con la velocità di un router
automatico. La Fig. 13b mostra il risultato
dell’attività del Topology Router
nello sbroglio di un piano acquisito
mediante il Topology Planner (Fig. 13a).
Sia il piano che l’effettivo sbroglio vengono
memorizzati, sotto forma di PI,
all’interno del database di progetto.
Il famigerato ECO
Immaginiamo ora di aver terminato
il nostro pcb, perfettamente funzionante:
inevitabilmente, ecco che arriva
il temuto ECO (Engineering Change
Order), la modifica di progetto. Ma ora,
siccome sia il piano topologico che lo
sbroglio effettivo sono memorizzati nel
database di progetto, il progettista può
semplicemente cancellare il bus modificato,
correggere il piano e rieseguire lo
Fig. 11 - Il risultato dello sbroglio topologico, con il dettaglio
4 spiegato di seguito
Fig. 12 - Il
risultato
dello sbroglio
topologico,
con il dettaglio
5 spiegato
di seguito
sbroglio automatico del bus ritoccato.
Viene quindi completamente eliminata
la necessità di “ritracciare” manualmente
il bus, con un prezioso risparmio
di tempo nel ciclo di sviluppo e con un
netto miglioramento della produttività
del progettista. Consideriamo ad esempio
il caso di un progetto contenente
un FPGA il cui pin-out non sia stato
ancora finalizzato. L’ingegnere progettista
ha comunicato questo impedimento
ai progettisti del pcb ma, a causa
dei comuni vincoli di tempo per le scadenze
ravvicinate, questi ultimi hanno la
necessità di sviluppare comunque il progetto
il più possibile, anche prima della
finalizzazione del pin-out dell’FPGA.
Intanto che l’ingegnere progettista
procede al completamento del proprio
piano, i progettisti del pcb, lavorando
sulla scorta della piedinatura non definitiva
già nota, iniziano comunque
a pianificare la gestione dello spazio
intorno all’FPGA, ponendo particolare
attenzione alle vie di fuga dagli altri
componenti verso l’FPGA.
Il piano iniziale prevedeva che l’IO
fosse disposto lungo il lato destro
dell’FPGA, ma nella soluzione definitiva
esso è invece posizionato sul lato
sinistro. Il pin-out si è quindi rivelato
completamente diverso da quanto inizialmente
pianificato. Tuttavia, lavorando
ad un livello superiore di astrazione,
il progettista ha potuto evitare il
costo legato allo spostamento manuale,
una per una, di tutte le altre tracce che
correvano in prossimità dell’FGPA,
per far posto alle necessarie modifiche
locali. Ha potuto invece modificare i
percorsi topologici nel loro insieme.