PDF-Ausgabe herunterladen (28.7 MB) - elektronik industrie
PDF-Ausgabe herunterladen (28.7 MB) - elektronik industrie
PDF-Ausgabe herunterladen (28.7 MB) - elektronik industrie
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
EDA-Tools<br />
Bild: richter1910 - Fotolia.com<br />
IP, IP-Subsysteme und IP-Plattformen<br />
Herausforderungen der SoC-Integration beeinflussen Halbleiter-IP<br />
Die Integration von Halbleiter-IP war schon immer eine Herausforderung beim SoC-Design. Da aber die Zahl und<br />
Komplexität der IP-Blöcke zunimmt, steigen der Aufwand und das Risiko, um ein funktionierendes Produkt auf<br />
den Markt zu bringen, nicht linear. Verschiedene Untersuchungen der letzten Jahre haben gezeigt, dass pro ein<br />
Dollar für den Kauf von IP rund zwei Dollar für die Integration ausgegeben werden. Damit wird deutlich, dass hier<br />
etwas nicht stimmt.<br />
Autor: Seow Yin Lim<br />
Ein Maß für die mit der SoC-Integration verbundenen Herausforderungen,<br />
um ein erfolgreiches Produkt auf den<br />
Markt zu bekommen, liefert die Formel. Die Gleichung definiert<br />
die Time-to-Volume für ein Produkt als eine Funktion<br />
der Anzahl der IP-Blöcke in einem Design und der Gesamtzahl<br />
der vorhandenen Blöcke. Die Gleichung zeigt, dass das Erreichen<br />
hoher Produktionsvolumen mit steigender Anzahl der IP-<br />
Blöcke langsamer vorangeht (Bild 1).<br />
Normalerweise bedeutet IP-Qualität, dass diese IP den richtigen<br />
Funktionsumfang hat. Wird allerdings auch die IP-Integration mit<br />
einbezogen, dann muss diese Definition deutlich erweitert werden.<br />
Dabei muss auch die Kompatibilität mit anderem IP, die Unterstüt-<br />
zung von Verifikations-Umgebungen, Design-for-Test, Designfor-Manufacturing<br />
sowie System-, Gehäuse- und Baugruppen-Integration<br />
berücksichtigt werden.<br />
Zurück zur Gleichung. Wenn die Wahrscheinlichkeit des Erfolgs<br />
für ein komplexes SoC verbessert werden soll, dann muss die Qualität<br />
der verwendeten IP-Blöcke erhöht und/oder die Anzahl der zu<br />
integrierenden IP-Blöcke reduziert werden. Um dies zu erreichen,<br />
müssen der Anspruch an die externen IP-Anbieter gegenüber den<br />
bisherigen Erwartungen neu definiert werden. In Bild 2 sind drei<br />
neue IP-Klassen dargestellt. Zwei dieser Klassen – Integrationsorientiertes<br />
IP und IP-Subsysteme – sind vereinzelt schon im Einsatz.<br />
Über die nächste Evolution – IP-Plattformlösungen – wird<br />
gerade begonnen, zu diskutieren.<br />
Integrations-orientierte IP<br />
Komplexe IP-Blöcke lassen sich durch Simulation nicht vollständig<br />
verifizieren, somit ist der Brute-Force-Ansatz zur Gewährleistung<br />
48 <strong>elektronik</strong> <strong>industrie</strong> 05/2013<br />
www.<strong>elektronik</strong>-<strong>industrie</strong>.de