Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
φ<br />
a<br />
b<br />
φ<br />
� Schwacher PMOS hält Ausgang auf VDD<br />
Maßnahmen gegen Leckströme<br />
� Statischer Stromverbrauch während Evaluation<br />
� Ähnlich clocked pseudo-NMOS<br />
VLSI Design: <strong>Logikfamilien</strong><br />
Q<br />
φ<br />
a<br />
b<br />
φ<br />
� Wie ‚Level Restore‘ bei Pass Gates<br />
� Solange Q Null ist wird der dynamische Knoten<br />
mit einem PMOS nach 1 gezogen<br />
� Wird der dynamische Knoten in der Evaluation<br />
nach 0 entladen, so ‚lässt der PMOS los‘<br />
Q<br />
P. Fischer, ZITI, Uni Heidelberg, Seite 106
Change language