Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
� Für den NMOS ist V GS = V in, V DS = V out.<br />
Bereiche in der Transferkennlinie<br />
� Daher muß in Sättigung V out > V in – V TN sein.<br />
VDD<br />
V out<br />
NMOS off<br />
V TN<br />
V in<br />
VLSI Design: <strong>Logikfamilien</strong><br />
NMOS sat.<br />
NMOS lin.<br />
V out<br />
VDD<br />
V in<br />
� Für den PMOS ist V GS = VDD-V in, V DS = VDD-V out.<br />
� Das NMOS Diagramm ist daher um 180 0 gedreht.<br />
VDD<br />
V out<br />
V in<br />
PMOS lin.<br />
PMOS sat.<br />
S<br />
V out<br />
PMOS off<br />
VDD-|V TP| VDD<br />
V in<br />
P. Fischer, ZITI, Uni Heidelberg, Seite 11
Change language