Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
CMOS Inverter Transferkennlinie<br />
� Entstehung der Transferkennlinie:<br />
- Für jede Eingangsspannung werden die Ausgangskennlinien des NMOS und des PMOS gezeichnet.<br />
- Der Ausgang nimmt die Spannung am Schnittpunkt an (I D,N = I D,P).<br />
� Simulation mit VDD=3V, (W/L) N = (W/L) P = 0.8µm/0.25µm, V in = 0..3V in Schritten von 0.5V<br />
V in = 0.0V<br />
V in = 0.5V<br />
V in = 1.0V<br />
V in = 1.5V<br />
V in = 2.0V<br />
V in = 2.5V 3.0V<br />
VLSI Design: <strong>Logikfamilien</strong><br />
V in = 3.0V<br />
V in = 2.5V<br />
V in = 2.0V<br />
V in = 1.5V<br />
V in = 1.0V<br />
V in = 0.0V 0.5V<br />
P. Fischer, ZITI, Uni Heidelberg, Seite 8
Change language