Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Volladdierer: Carry-Erzeugung<br />
� Das Carry wird durch C out = AB + BC in + AC in gegeben.<br />
� Diese Funktion kann mit dem gemischten Gatter Y = !(AB+(A+B)C in) implementiert werden<br />
� Problem: 3 PMOS übereinander ('Stack height' = 3)<br />
� Da je zwei der 5 Eingänge des Y-Gatters identisch sind, kommen nicht alle Eingangskombinationen vor!<br />
C in<br />
B A<br />
VLSI Design: <strong>Logikfamilien</strong><br />
A B<br />
A<br />
B<br />
!C out<br />
B<br />
A<br />
� Der PMOS Zweig kann umgeformt werden:<br />
(!A+!B)(!A!B+!C) = !A(!A!B+!C) + !B(!A!B+!C)<br />
= !A!B+!A!C+!A!B+!B!C = !A!B + (!A+!B)!C.<br />
� Das führt zu einem NICHT-CMOS-Gatter:<br />
B<br />
C in<br />
B A<br />
A<br />
A<br />
B<br />
!C out<br />
P. Fischer, ZITI, Uni Heidelberg, Seite 47<br />
B<br />
A