Logikfamilien (4.2 MB)

Berechnung der Schwelle
� Unter Vernachlässigung des Ausgangswiderstands kann man die Schwellenspannung V M abschätzen:
Es muß gelten: I NMOS
= I PMOS
K N (W/L) N (V M-V TN) 2 = K P (W/L) P (VDD-V M-|V TP|) 2 (beide MOS in Sättigung!)
r(
VDD − VTP
) + VTN
βP
VM = mit r = βN
1 + r
�� Für V VTN = |V |VTP| | wird die Forderung V VM= = VDD/2 durch r=1 erfüllt, d.h.
K N (W/L) N = K P (W/L) P
mit
� Da normalerweise K N = 2...3 K P folgt für eine Schwelle auf halber Versorgung:
(W/L) P = 2...3 x (W/L) N
� In DSM hängt der Drainstrom nicht mehr quadratisch, sondern fast linear von der Gatespannung ab.
Am Ergebnis ändert das nichts!
VLSI Design: Logikfamilien
β
=
K
W
L
P. Fischer, ZITI, Uni Heidelberg, Seite 14