14.12.2012 Aufrufe

Logikfamilien (4.2 MB)

Logikfamilien (4.2 MB)

Logikfamilien (4.2 MB)

MEHR ANZEIGEN
WENIGER ANZEIGEN

Erfolgreiche ePaper selbst erstellen

Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.

A 3<br />

A 2<br />

A 1<br />

A 0<br />

Sel0<br />

!Sel0<br />

Sel0<br />

!Sel<br />

0<br />

Sel<br />

0<br />

Sel1<br />

!Sel1<br />

Sel1<br />

MUX4<br />

Q<br />

12 Transistoren für 4 Bit !<br />

Sel1 Sel0 Q<br />

0 0 A 0<br />

0 1 A 1<br />

1 0 A 2<br />

1 1 A 3<br />

� Achtung: Zu viele (>4) in Serie geschaltete Transmission Gates führen zu hohen RC-Verzögerungen!<br />

� Verzögerung steigt (etwa) quadratisch mit der Anzahl MOS !!! (solange interne Caps dominieren)<br />

VLSI Design: <strong>Logikfamilien</strong><br />

P. Fischer, ZITI, Uni Heidelberg, Seite 74

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!