Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
V GS<br />
VDD<br />
S<br />
D<br />
Warum PMOS für pullup ?<br />
� PMOS als Pullup ist ok: � NMOS als Pullup geht nicht:<br />
V DD<br />
0<br />
VGS ist unabhängig von der Ausgangsspannung<br />
⇒ der PMOS bleibt abgeschaltet<br />
� Entsprechend ist ein PMOS als Pulldown ungeeignet.<br />
VLSI Design: <strong>Logikfamilien</strong><br />
VDD<br />
V GS<br />
VDD<br />
D<br />
S<br />
NMOS:<br />
Schlechte '1'<br />
V DD<br />
V DD-V TN<br />
V GS sinkt mit steigender Ausgangsspannung<br />
⇒ der NMOS schaltet ab !<br />
Die Ausgangsspannung steigt nur bis V DD-V TN.<br />
Durch Substrateffekt sogar noch weniger !<br />
P. Fischer, ZITI, Uni Heidelberg, Seite 5<br />
0
Change language