Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Logikfamilien (4.2 MB)
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Delay vs. VDD für DSM und 'grobe' Technologie<br />
� Vergleich MOS_simple / MOS_025<br />
für verschiedene<br />
Versorgungs-Spannungen<br />
� In DSM steigt der Drainstrom<br />
NICHT mehr quadratisch mit der<br />
Gatespannung (velocity<br />
saturation, mobility degradation)<br />
� Die Verbesserung in der<br />
Durchlaufzeit sollte daher<br />
geringer sein<br />
� Dies sieht man auch in der<br />
abgebildeten Simulation mit<br />
PSPICE<br />
VLSI Design: <strong>Logikfamilien</strong><br />
NMOS _simple<br />
(quadrat. Gesetz,<br />
Schwelle = 1V) NMOS25<br />
(Schwelle ~ 0.5V)<br />
P. Fischer, ZITI, Uni Heidelberg, Seite 20
Change language