Actas JP2011 - Universidad de La Laguna

Actas XXII Jornadas de Paralelismo (JP2011) , La Laguna, Tenerife, 7-9 septiembre 2011fallos que generan dichos datos es alto en comparacióncon otras aplicaciones, queda eclipsado por elgran número de fallos que producen los datos compartidosde lectura y escritura en dicha aplicación.V. ConclusionesHemos analizado la necesidad de memoria para datosprivados/compartidos en aplicaciones paralelassobre CMPs. Además, hemos estudiado en profundidadlos datos compartidos de sólo lectura. Hemoscomprobado que a pesar de que estos datos ocupande media un porcentaje pequeño del espacio totalusado por la aplicación, inferior al 5 % en la mayoríade aplicaciones, estos bloques se acceden frecuentementey tienen un peso muy importante en el tiempode ejecución de las aplicaciones: en torno a un 15 %de media. Este porcentaje es incluso mayor en aplicacionescomo radiosity o blackscholes, donde superael 20 %, y totalmente determinante en JBB, dondesupone cerca del 50 %.Por otro lado, hemos presentado una cota superiorde la posible mejora del tiempo de ejecución de lasaplicaciones suponiendo que los datos compartidosde sólo lectura no fallan en la caché L1, mostrandoque el margen de mejora es amplio. Hemos comprobadoque para las aplicaciones con un buen potencialse obtiene de media un 25 % de mejora como cotasuperior. Esto sugiere que con un buen manejo deestos datos se podría conseguir una mejora real enel tiempo de ejecución notable, aun sin acercarnosdemasiado a la cota. Además, aunque en las aplicacionescon un potencial más bajo se obtiene un 6 %medio de cota superior, hemos comprobado que elespacio ocupado para esos bloques no supera en ningunade ellas el 3 %, lo que nos hace pensar que lamejora real podría acercarse bastante a la cota superior.Hemos visto además que, como cabía esperar,cuanto mayor es el peso en la tasa de fallos en L1de los datos compartidos de sólo lectura, mayor es elpotencial de mejora de la aplicación.Estos resultados nos permiten plantear varias lineasde investigación futuras entre las que se encuentran:El estudio del patrón temporal de acceso a losdatos compartidos de sólo lectura para dar untratamiento especial adecuado a dichos datos.La identificación en el código de la aplicaciónde las estructuras de datos que corresponden alos bloques compartidos de sólo lectura. De estaforma se podría evitar la necesidad de detectardichos bloques en tiempo de ejecución, y en sulugar hacerlo en tiempo de compilación, o inclusodarle al programador la posibilidad de marcardichas estructuras de datos en el momento quesea consciente de que ya no se van a volver aescribir.El tratamiento especial en una estructura distintaa la caché L1 de los datos compartidos desólo lectura.AgradecimientosEste trabajo ha sido financiado por la FundaciónSéneca (Agencia Regional de Ciencia y Tecnología,Región de Murcia) mediante el proyecto00001/CS/2007, y por el MEC y la Comisión EuropeaFEDER mediante los proyectos “ConsoliderIngenio-2010 CSD2006-00046” y “TIN2009-14475-C04-02”. Alfonso Ramos Candel es beneficiario deuna beca de colaboración en el curso 2010/2011 (OrdenEDU/1799/2010 de 29 de junio de 2010) delMinisterio de Educación (B.O.E. de 05 de julio de2010). Antonio García-Guirado también es beneficiariode una beca de investigación del MEC bajoel Plan Nacional de Formación de Profesorado Universitario(FPU AP2008-04387).Referencias[1] N. Hardavellas, M. Ferdman, B. Falsafi, and A. Ailamaki,“Reactive nuca: near-optimal block placement and replicationin distributed caches,” in Proceedings of the 36thannual International Symposium on Computer Architecture,pp. 184–195, 2009.[2] S. H. Pugsley, J. B. Spjut, D. W. Nellans, and R. Balasubramonian,“Swel: hardware cache coherence protocolsto map shared data onto shared caches,” in Proceedings ofthe 19th international conference on Parallel Architecturesand Compilation Techniques, pp. 465–476, 2010.[3] Z. Guz, I. Keidar, A. Kolodny, and U. C. Weiser, “Utilizingshared data in chip multiprocessors with the Nahalalarchitecture,” in SPAA ’08: Proceedings of the twentiethannual Symposium on Parallelism in Algorithms and Architectures,pp. 1–10, 2008.[4] B. M. Beckmann, M. R. Marty, and D. A. Wood,“ASR: Adaptive selective replication for CMP caches,” inIEEE/ACM international Symposium on Microarchitecture,pp. 443–454, 2006.[5] P. S. Magnusson, M. Christensson, J. Eskilson, D. Forsgren,G. Hallberg, J. Hogberg, F. Larsson, A. Moestedt,B. Werner, and B. Werner, “Simics: A full system simulationplatform,” Computer, vol. 35, no. 2, pp. 50–58, 2002.[6] M. M. K. Martin, D. J. Sorin, B. M. Beckmann, M. R.Marty, M. Xu, A. R. Alameldeen, K. E. Moore, M. D.Hill, and D. A. Wood, “Multifacet’s general executiondrivenmultiprocessor simulator (GEMS) toolset,” SI-GARCH Comput. Archit. News, vol. 33, pp. 92–99, November2005.[7] S. C. Woo, M. Ohara, E. Torrie, J. P. Singh, and A. Gupta,“The SPLASH-2 Programs: Characterization and MethodologicalConsiderations,” in Proceedings of the 22th InternationalSymposium on Computer Architecture, (SantaMargherita Ligure, Italy), pp. 24–36, 1995.[8] C. Bienia and K. Li, “Parsec 2.0: A new benchmark suitefor chip-multiprocessors,” in Proceedings of the 5th AnnualWorkshop on Modeling, Benchmarking and Simulation,2009.[9] C. Bienia, S. Kumar, and K. Li, “Parsec vs. splash-2: Aquantitative comparison of two multithreaded benchmarksuites on chip-multiprocessors.,” in IISWC’08, pp. 47–56,2008.JP2011-260