Actas JP2011 - Universidad de La Laguna

Actas XXII Jornadas de Paralelismo (JP2011) , La Laguna, Tenerife, 7-9 septiembre 2011Herramientas para la monitorización de losaccesos a memoria de códigos paralelosmediante contadores hardwareOscar G. Lorenzo, Juan A. Lorenzo, Dora B. Heras, Juan C. Pichel y Francisco F. Rivera 1Resumen— En este trabajo se presenta el desarrollode una serie de herramientas que facilitan, especialmenteen códigos paralelos, tanto la programación delos contadores EARs (Event Address Registers) de losprocesadores Itanium 2 como el acceso y lectura de lainformación ofrecida por ellos. En concreto, se handesarrollado las siguientes herramientas:Una herramienta que permite la inserción en unprograma paralelo del código de monitorización y programaciónde los contadores hardware de una formasencilla e intuitiva. Se han realizado dos versiones,una ejecutable desde la línea de comandos, que tomacomo entrada un programa paralelo y devuelve comosalida el programa paralelo con el código de monitorizaciónañadido, y otra con una interfaz gráfica queañade el código de monitorización de forma gradualsegún lo requiera el usuario.Otra herramienta que toma como entrada la informaciónobtenida por el código paralelo monitorizado,y muestra la información obtenida por los contadoreshardware de forma amigable y clara, pero a la vez exhaustivay detallada. Esta herramienta permite ajustarel nivel de detalle, de modo que se puede elegirdesde una vista global de los accesos a memoria, hastauna muestra detallada evento a evento.Se ha realizado un estudio de estos desarrollos sobrediversos problemas paralelos irregulares de memoriacompartida en el supercomputador FinisTerrae,centrándose en el producto matriz dispersa vector.Aunque el trabajo se ha realizado en el entorno delFinisTerrae, las herramientas obtenidas son de aplicacióngeneral para cualquier otro sistema basado enprocesadores Itanium 2, que disponen de contadoreshardware, tanto mono como multiprocesador.Palabras clave— Contadores hardware, códigos irregulares,monitorización.I. IntroducciónUNO de los ámbitos donde la gestión de la memoriay el aprovechamiento de los ciclos de la CPUes más importante es el de la supercomputación.Para que un código paralelo se ejecute de forma correctay eficiente, su programación ha de ser muycuidadosa, teniendo en cuenta las características arquitectónicas,y en particular el comportamiento delos accesos a la memoria.El hecho de que el paradigma de computación enmemoria compartida esté presente extensivamente,desde plataformas como teléfonos móviles hasta PCs,ha determinado que librerías como OpenMP [1], quenacieron junto con los grandes supercomputadoresmultiprocesador, sean hoy estándar en cualquier distribución.Pese a todo el cambio de paradigma desdela programación secuencial a la paralela no es simple,y aún queda mucho por hacer.1 Grupo de Arquitectura de Computadores, Departamentode Electrónica y Computación, Univ. de Santiago deCompostela, e-mail: {oscar.garcia,juanangel.lorenzo,dora.blanco,juancarlos.pichel,ff.rivera}@usc.es,Es por todo esto que los fabricantes de microprocesadoresintegran en sus diseños de alta gama contadoreshardware (CH) [2] en aplicaciones que son utilizadaspor programadores no solamente restringidasa la caracterización del rendimiento de los procesos.Por ejemplo, son de gran utilidad en la depuraciónde códigos paralelos, para encontrar aquellos puntosdel código donde el programa sobrecarga ciertasCPUs o deja sin trabajo a otras, etc. Incluso puedenser usados para modificar los programas en tiempode ejecución de manera que sean más productivos[3][4].La familia de procesadores Itanium 2 ofrece untipo particular de CH denominado EARs [2] que ofreceninformación sobre eventos asociados a los accesosa memoria a nivel de las direcciones virtuales, y enlos que se basan los incluidos en los procesadores másmodernos de Intel. Esta información incluye, entreotros, la presencia de fallos de TLB, fallos a diferentesniveles de memoria caché, latencias de acceso, etc,para cada dirección virtual. Esta información puederesultar muy valiosa al programador, pero accedera ella resulta complejo y tedioso. En este trabajomostramos diversas herramientas que facilitan el usode estos CH.II. Los contadores hardware en elFinisterraeEl supercomputador FinisTerrae [5] es un sistemaintegrado por nodos de memoria compartidacon una arquitectura SMP NUMA. Está compuestopor 142 nodos de computación HP Integrityrx7640 [6] con 16 núcleos Itanium Montvale y 128GB de memoria cada nodo, 1 nodo HP IntegritySuperdome, con 128 núcleos Itanium Montvale y1.024 GB de memoria, y 1 nodo HP IntegritySuperdome, con 128 núcleos Itanium 2 y 384 GBde memoria. La memoria de estos procesadoresestá compuesta por tres niveles de memoria caché.Además, las diferentes velocidades de acceso a lamemoria principal local frente a la remota hacen queel tiempo de acceso a los datos sea uno de los aspectosque más influye en el rendimiento de los códigosparalelos de memoria compartida, sobre todo en loscódigos que presenten accesos irregulares.El procesador Itanium2 Montvale tiene una jerarquíade memoria en tres niveles. En cada core, elprimer nivel consta de dos memorias de 16KB, unapara datos y otra para instrucciones. El nivel 2 presentauna caché L2 de 256KB dedicada únicamentea los datos, y una caché L2 de 1MB para instruc-JP2011-655