Actas JP2011 - Universidad de La Laguna

Actas XXII Jornadas de Paralelismo (JP2011) , La Laguna, Tenerife, 7-9 septiembre 2011Fig. 1.El procesador Itanium 2 Montvale.ciones. El tamaño de la caché del tercer nivel varíadentro de cada familia entre 1,5 MB y 24 MB. Eneste trabajo nos centramos en el nivel 1 de caché dedatos, ya que en ella se producirán la mayoría de losfallos caché de datos para su posterior detección porlos CH. La latencia mínima de un fallo en la L1 esde 5 ciclos, que se produce cuando el dato está enla L2 de caché. Mientras que si está en el nivel 3 lalatencia pasa a ser de, al menos, 14 ciclos. Los datosen punto flotante se guardan directamente en el nivel2 de caché, por lo que su lectura siempre provoca unfallo en le nivel 1. Los EAR utilizados para capturarfallos caché permiten detectar éstos con latencias deal menos 4 ciclos, por lo que con su lectura se podrándetectar potencialmente todos ellos.La TLB consta de dos niveles y se divide en TLBde instrucciones y de datos. Cada TLB de nivel 2soporta 32 registros de traducción por cada procesador.La familia Itanium dispone de una PMU (PerformanceMonitoring Unit). Esencialmente consiste enuna serie de registros y contadores hardware que contieneninformación sobre lo que ocurre en la CPU durantela ejecución de instrucciones. Estos se dividenprincipalmente en registros de configuración (PMC),que son programables y guardan información sobrelo que almacenan los otros registros, y los registrosde datos o PMD, que pueden ser leídos para obtenerinformación sobre la ejecución de las instrucciones.La PMU es un subsistema sincronizado con estadoglobal, donde todos los contadores se pueden iniciaro detener al mismo tiempo.La PMU puede filtrar los eventos que captura demúltiples maneras, por ejemplo, por nivel de privilegio,por el código de la instrucción o por direccionesde memoria virtual.Los Event Address Registers (EAR) son un tipo especialde estos contadores hardware presentes en lafamilia Itanium. Obtienen información sobre las direccionesde memoria accedidas y sus latencias. LosEARs ofrecen una manera de obtener informacióndetallada de los fallos de caché, TLB y ALAT cuandose producen. Por cada evento capturado se guarda enlos registros de la PMU la dirección de la instrucciónque provocó el acceso a memoria, la dirección de lamemoria virtual que provocó el fallo y la latencia dela recuperación de la dirección en los fallos de L1. Elfallo en niveles superiores se deduce de su latenciade resolución. También puede obtenerse el nivel deTLB donde se resolvió la traducción. Dentro de losfallos de TLB se pueden detectar fallos en cada unode sus niveles.Los registros de la PMU pueden configurarse manualmente.De esta manera los EARs pueden serconfigurados para capturar tan solo los eventos deinterés. Para eventos de fallo caché se puede definirtanto la latencia mínima de resolución del fallo, convalores fijos desde 4 a 4096, como el tipo de caché,si datos o instrucciones. En este trabajo nos hemoscentrado en los fallos en la caché de datos, generalmentede latencias bajas. En la práctica se debeguardar la latencia en un registro PMC e indicar alprocesador el tipo de evento considerado en otro diferente(entre fallos en la caché de instrucciones, falloen la caché de datos, fallo en la TLB o fallo en laALAT). Los EARs no pueden capturan los accesos acaché que no provoquen fallo, así como los accesos deescritura. Debe tenerse en cuenta de que funcionana través de un proceso de muestreo, lo que significaque no es posible capturar sistemáticamente todoslos eventos que se producen. Es necesario indicar ala PMU el período de muestreo deseado.Para realizar la programación de las PMUs yobtener los resultados de la ejecución de los códigosse ha usado la librería libpfm2[7] y la interfaz de comunicaciónperfmon2[7]. Libpfm es una librería deayuda que puede ser usada para la creación de herramientasde monitorización de CPUs. La librería contienetoda la información sobre las PMU específicasde cada modelo de procesador, por ejemplo los nombresy códigos de los eventos y de las diferentes variablesde estos. El programador tan solo tiene que indicaren las funciones lo que se quiere medir y estasdeterminan el modo de programar la PMU. La in-JP2011-656