Vorkurs Informatik

276 17 Schaltungen
Aufgabe 17.7:
Das or-Gatter mit vier Eingängen in Abbildung 17.8 repräsentiert die Boolesche Formel
f (x,y,z,w)=(x + y)+(z + w).
Repräsentieren Sie die Funktion f (x,y,z,w) durch einen Booleschen Schaltkreis, in dem nur Gatter mit zwei
Eingängen wie in Abbildung 17.7 verwendet werden.
Entsprechend repräsentiert das and-Gatter in Abbildung 17.8 für die Boolesche Formel g(x,y,z)=(x∗y)∗z.
Geben Sie auch hierfür einen Booleschen Schaltkreis mit Gattern mit nur zwei Eingängen an.
17.3.1 1-Bit-Addierer
Eine 1-Bit-Addition hat zwei Parameter, die 0 oder 1 sein können. Das Ergebnis ist die Summe
der beiden Parameter im Dualzahlensystem, also 0 + 0 = 0, 0 + 1 = 1 und 1 + 1 = 11. Bei der
Addition 1 + 1 ergibt sich die Schwierigkeit, dass im Dualzahlensystem ein Übertrag entsteht.
Das Ergebnis ist 0, Übertrag 1. Dem muss eine Schaltung zur 1-Bit-Addition Rechnung tragen.
Die erste Konsequenz ist, dass zwei Ausgänge benötigt werden, nämlich einen für die Summe
(S) und einen für den Übertrag (). S(a,b) und (a,b) stellen jeweils eine Boolesche Funktion dar.
Zur Abkürzung werden beide Booleschen Funktionen in Abbildung 17.9 in einer gemeinsamen
Tabelle dargestellt. Die beiden ersten Spalten entsprechen den Eingabeparametern a und b, die
dritte und vierte Spalte repräsentieren die Funktionsergebnisse der Funktion S beziehungsweise
der Funktion . Die Tabelle gibt die gerade dargestellten Überlegungen offensichtlich korrekt
wieder. Die Tabelle repräsentiert einen sogenannten 1-Bit-Halbaddierer.
Abbildung 17.9 zeigt eine kompakte Realisierung des Halbaddierers durch eine Schaltung. Bei
dieser Schaltung wird ausgenutzt, dass Gatter für beide Funktionen gleichzeitig zur Verfügung
stehen. Alternativ hätte man beide Funktionen S und getrennt nach dem uns bekannten Verfahren
realisieren können. In der Schaltung fällt ferner auf, dass ein neues Gatter, xor, Anwendung
findet. xor steht für „entweder oder“. xor liefert genau dann den Ausgang 1, wenn entweder a
oder b gleich 1 ist, aber nicht, wenn a und b gleichzeitig 1 sind.
Es stellt sich nun die Frage, was mit dem Übertrag gemacht wird, wenn die 1-Bit-Addition als
Bestandteil einer Addition von Dualzahlen eingesetzt werden soll, die mehr als ein Bit Länge
haben. Eine solche Dualzahlrechnung hat die im folgenden Beispiel der Addition der Zahlen 101
(erste Zeile) und 11 (zweite Zeile) gezeigte Form:
1 0 1
1 1
1 1
1 0 0 0
Entsprechend der bekannten Regeln im Dezimalsystem wird von rechts nach links aufaddiert,
wobei jeweils der Übertrag (dritte Zeile) aus der vorherigen Spalte zu berücksichtigen ist. Dazu
ist der Additionsschaltkreis um einen weiteren Eingang zu ergänzen. Das führt zu dem 1-Bit-
Addierer, der drei Eingänge a,b und Ü hat. Bei den Ausgängen bleibt es bei zwei, nämlich S
und Ü. Zur Unterscheidung des Eingangs- und des Ausgangs-Ü dient der Index in beziehungsweise
out, d.h. Ü in und Ü out . Die Tabelle in Abbildung 17.9 ergibt sich durch Anwendung der
Rechenregeln für das Dualsystem.