TH ESE Mohamed H edi TOUATI TEST ET ... - Laboratoire TIMA

Chapitre 7. | Experimentations et resultats |
En fait, nous assimilons ces circuits a des cartes electroniques (chaque porte correspondrait
en fait a un bloc de la carte).
Circuit #EP #SP #DFF #Portes SETA+Hilo % SUNRISE %
s27 4 1 3 10 100 100
s208 11 2 8 96 100 100
s298 3 6 14 119 95.59 95.86
s344 9 11 15 160 98 98
s349 9 11 15 150 97.84 97.78
s382 3 6 21 158 99.73 97.08
s386 7 7 6 159 97.97 97.97
s444 3 6 21 181 98.78 98
s510 19 7 6 211 100 99.76
s526n 3 6 21 193 94.27 xxx
s641 35 24 19 379 90.30 90.45
s820 18 19 5 289 97.92 97.27
s832 18 19 5 287 97.74 97.08
s953 16 23 29 395 99.85 99.85
s1196 14 14 18 529 100 100
s1238 14 14 18 508 99.07 99.04
s1488 8 19 6 653 99.85 98.03
s1494 8 19 6 647 99.70 99.61
Tableau 7.2: Caracteristiques des circuits sequentiels utilises
Les principales caracteristiques de ces circuits ainsi que le taux de couverture obtenu
pour chaque circuit sont resumes dans les tableaux 7.1 et 7.2.
Pour les circuits
combinatoires, les vecteurs ont ete generes avec HITEST [Ved94].
Pour les circuits
sequentiels, nous avons utilise deux outils : l'ATPG sequentiel SETA [CGP91]
developpea l'Institut Polytechnique de Turin (Politecnico diTorino), et l'ATPG Test-
Gen [NiP91] de Sunrise. Ces deux outils utilisent deux approches dierentes pour la
generation de vecteurs de test [Tou92]. Le premier est base sur la representation des
circuits sequentiels par des automates (MEF) operant en mode fondamental a partir
d'un etat initial connu (d'ou lanecessite d'un signal de "reset" sur les bascules). Quant
au deuxieme, il utilise plut^ot une approche topologique. La generation des vecteurs
est basee sur la representation du circuit sequentiel en un circuit pseudo-combinatoire,
iteratif dans le temps ("Iterative Array Model"). Si les resultats en taux de couverture
de fautes et en temps CPU obtenus par TestGen sont tres bons, en revanche cet
{ 112 {