TH ESE Mohamed H edi TOUATI TEST ET ... - Laboratoire TIMA

Chapitre 1
L'approche "Boundary Scan"
1.1 Introduction
Etant donnes les resultats interessants obtenus avec les techniques de scan et l'inter^et
porte par les industriels acetype de conception en vue de la testabilite (DFT : \Design
For Testability"), il etait devenu imperatif de songer a etablir un standard de test
valable autant pour les circuits que pour les cartes elles m^emes. Ce standard doit
^etre en m^eme temps capable de repondre aux problemes poses par le test aujourd'hui,
et assez evolutif pour s'adapter au de de la complexite accrue que conna^tront les
circuits VLSI ainsi que les cartes de demain. Des travaux ont ete entrepris au sein
du groupe JTAG (\Joint Test Action Group"), comprenant des compagnies et des
institutions europeennes et nord americaines [BeO91] pour la denition d'un standard
de test repondant aux criteres suivants :
, Faciliter les acces aux broches des circuits de la carte
, Permettre le test des interconnexions sur la carte
, Faciliter l'utilisation des dispositifs de test integres aux circuits
, Minimiser le co^ut en terme d'equipements de test (testeurs, sondes, etc :::)
, Diminuer le nombre de broches supplementaires necessaires a sa mise en uvre.
{7 {