TH ESE Mohamed H edi TOUATI TEST ET ... - Laboratoire TIMA

Chapitre 3. | Adaptation au cas des MCMs |
isoler les puces operationnelles an de les envoyer a l'encapsulation. Pour des puces
destinees a ^etre montees individuellement, ce processus peut s'averer susant car
d'autres test comme le vieillissement ("Burn-in") peuvent ^etre eectues au niveau
circuit. Pour celles destinees aux MCMs, ceci n'est pas acceptable car on court le
risque de deceler une panne une fois l'assemblage termine, et ceci entra^nera un surco^ut
important. Par consequent, pour ces puces, les tests complementaires doivent se faire
a ce niveau (puce nue). Or, les tests parametriques au niveau des puces nues sont
diciles et tres co^uteux. Pour ces raisons, les fabricants se contentent souvent de
realiser des classications de lots [Lan91]. Ceci a l'avantage de co^uter moins cher,
mais engendre en contrepartie une diminution du degre de certitude.
En conclusion, on voit bien qu'on ne peut atteindre un tres bon taux de certication
des puces avec un co^ut raisonnable. Cela induit donc que des etapes de test vont ^etre
deferees aux fabricants de MCMs. Pour cette raison, ces fabricants recommandent
fortement l'implantation de techniques de conception adaptees au test (DFT) sur les
puces.
3.3.3 Test du circuit apres encapsulation
Apres encapsulation, les circuits obtenus presentent engeneral une tres grande
complexite, ce qui rend leur test particulierement dicile. Les fabricants de MCM
denissent le parametre DL (Defect level) qui designe le pourcentage de MCMs fournis,
susceptible de contenir des defauts par :
DL =1, Y MCM (1,FC) 100
ou Y MCM est le rendement etFC le taux de couverture de fautes.
Par consequent, le test nal du MCM doit couvrir 100% des fautes pour pouvoir
armer que le MCM commercialise est exempt de toute defaillance. Dans ce contexte,
on comprend mieux la necessite d'inclure des techniques de DFT au niveau des puces
nues.
{55 {