TH ESE Mohamed H edi TOUATI TEST ET ... - Laboratoire TIMA

Chapitre 1. | L'approche "Boundary Scan" |
-verier l'operation des registres de donnees (utilisation des instructions BYPASS, ..)
1.4.2 le test des connexions
C'est la partie la plus interessante pour le test des cartes electroniques. Cette etape
se deroule de la maniere suivante :
- appliquer a toutes les connexions une sequence de test pour la detection des fautes
du modele (utilisation de EXTEST)
- en cas de faute, appliquer aux connexions suspectes une sequence de test pour
le diagnostic de fautes (on utilise alors conjointement les instructions EXTEST et
BYPASS).
0001
1
court-circuit du
type ET
0001
?
0010
2
0010
0011
3
0001
0100
4
0100
0101
5
0100
0110
6
0100
0111
7
0100
1000
8
1000
1001
9
0001
1010
10
1010
Figure 1.15: cas d'aliasing
Neanmoins, le diagnostic des court,circuits demeure une t^ache extr^emement dicile.
Ceci est surtout d^u au fait que ce sont des fautes d'interaction entre connexions
et que leur modelisation est un peu plus delicate a denir contrairement a celle des
fautes de collage ou de circuits,ouverts. Actuellement deux modeles de court,circuits
sont utilises : Le court,circuit du type OU (\or-short") et celui du type ET (\andshort").
Avec ces deux modeles, on arrive adeterminer des sequences de test a l'aide
d'algorithmes comme le comptage binaire [Kau74], le comptage binaire suivi de son
complement [Wag87] ou le \0/1" baladeur [HRA88]. Mais le diagnostic demeure
{19 {