22.04.2014 Views

TH ESE Mohamed H edi TOUATI TEST ET ... - Laboratoire TIMA

TH ESE Mohamed H edi TOUATI TEST ET ... - Laboratoire TIMA

TH ESE Mohamed H edi TOUATI TEST ET ... - Laboratoire TIMA

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

Chapitre 2. | Methodologie pour le test des cartes heterogenes |<br />

fautes de collage pour les conglomerats. Elle est obtenue par superposition des<br />

resultats obtenus par deux simulations successives :<br />

, une simulation logique qui va aecter a chaque nud la valeur logique que lui attribue<br />

le vecteur de test.<br />

, une simulation de fautes qui va donner la couverture de chaque vecteur de test sur<br />

chaque nud des conglomerats. Cette matrice se presente sous l'aspect suivant :<br />

, Chaque colonne correspond a un PTV de la sequence de test (cf. paragraphe 1.3.1).<br />

, Chaque ligne correspond a un STV pour le nud considere.<br />

, Chaque element M(i; j) de cette matrice donne la couverture du vecteur j pour les<br />

fautes de collage sur le nud i de la maniere suivante :<br />

- M(i,j) = D => le vecteur j detecte un collage a 0 sur le nud i.<br />

- M(i,j) = D => le vecteur j detecte un collage a 1 sur le nud i.<br />

- M(i,j) = 0/1 => le vecteur j ne detecte aucun collage sur le nud i.<br />

Avec ce type de representation, on obtient facilement les informations concernant<br />

le conglomerat, et les conditions enumerees precedemment peuvent ^etre formalisees<br />

et les algorithmes pourront ^etre implantes. Etant donne que, maintenant il sut de<br />

parcourir les colonnes de la matrice pour identier les chemins de propagation aux<br />

sorties des conglomerats, la condition pour la detection d'un court,circuit quelconque<br />

entre deux nuds i et j appartenant a deux conglomerats dierents dont les matrices<br />

sont notees respectivement M1 et M2 devient :<br />

Pour chaque couple (M1(i),M2(i)) de STVs, il doit exister au minimum un PTV k<br />

pour lequel on a:<br />

fM1(i; k) =D ^ M2(j; k) = Dg_fM1(i; k) = D ^ M2(j; k) =Dg<br />

Dans le cas ou l'on a aaire a un court,circuit du type "and,short" (comportement<br />

modelise par une porte "AND"), l'etat logique dominant est le 0 logique, et la<br />

condition devient:<br />

{38 {

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!