TC1765_ds_v12 (TC1765_ds_v12_1202.pdf) - Infineon
TC1765_ds_v12 (TC1765_ds_v12_1202.pdf) - Infineon
TC1765_ds_v12 (TC1765_ds_v12_1202.pdf) - Infineon
- TAGS
- infineon
- www.infineon.com
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
Preliminary<br />
Pin Configuration<br />
A<br />
B<br />
C<br />
D<br />
E<br />
F<br />
G<br />
H<br />
J<br />
K<br />
L<br />
M<br />
N<br />
P<br />
R<br />
T<br />
U<br />
V<br />
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18<br />
AN<br />
17<br />
AN<br />
19<br />
V AREF1<br />
V SSA1<br />
D29<br />
D28<br />
AN<br />
16<br />
AN<br />
18<br />
AN<br />
20<br />
AN<br />
23<br />
V AGND1<br />
D30<br />
D27 D26<br />
D23 D22<br />
D20<br />
D17<br />
D16<br />
D15<br />
EC<br />
IN<br />
EC<br />
OUT<br />
D4<br />
RD<br />
D21<br />
D18<br />
V DD<br />
D13<br />
D12<br />
V DD<br />
AN<br />
8<br />
AN<br />
11<br />
AN<br />
10<br />
AN<br />
12<br />
AN<br />
15<br />
AN<br />
22<br />
V DD<br />
RAM<br />
D25<br />
V DD<br />
D19<br />
D14<br />
D11<br />
D9<br />
AN<br />
9<br />
AN<br />
13<br />
AN<br />
14<br />
AN<br />
21<br />
V DDA1<br />
D31<br />
D24<br />
D10<br />
D8<br />
D3 D5 D1<br />
RD/<br />
WR<br />
ADV BC0<br />
BC1<br />
BC3<br />
D7<br />
D0<br />
BC2<br />
CODE<br />
V SSM<br />
V DDM<br />
V SS<br />
D6<br />
D2<br />
V DD<br />
BAA<br />
A1<br />
AN<br />
7<br />
AN<br />
5<br />
AN<br />
6<br />
AN<br />
3<br />
WAIT/<br />
IN D<br />
A0<br />
A2<br />
A4<br />
AN<br />
4<br />
AN<br />
2<br />
V AGND0<br />
AN<br />
1<br />
A3<br />
A6<br />
A7<br />
A9<br />
AN<br />
0<br />
V SSA0<br />
P0.3<br />
P0.1<br />
TP.0 TP.1<br />
TP.2<br />
V SS<br />
V SS<br />
TP.4<br />
TP.6<br />
A5<br />
A11<br />
A10<br />
V DD<br />
V AREF0<br />
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18<br />
Figure 3 <strong>TC1765</strong> Pinning for P-LBGA-260 Package (top view)<br />
P0.2<br />
V DDP<br />
P0.6<br />
TP.3<br />
V SS<br />
V SS<br />
TP.5<br />
TP.7<br />
A8<br />
A15 A16<br />
A14 A18 A23 CS0<br />
A13<br />
A12<br />
V DDA0<br />
P0.7<br />
P0.11<br />
V SS<br />
V SS<br />
V SS<br />
V SS<br />
V SS<br />
V SS<br />
V SS<br />
A19<br />
CSEMU/<br />
V A22 CSOVL CS1 A20 A17 TMS<br />
TEST<br />
DD N.C. N.C.<br />
MODE<br />
<strong>TC1765</strong><br />
MCP05009<br />
Data Sheet 5 V1.2, 2002-12<br />
P0.0<br />
P0.9<br />
P0.12<br />
P0.13<br />
V SS<br />
V SS<br />
V SS<br />
V SS<br />
V SS<br />
V SS<br />
CS3<br />
CS2<br />
P0.4 P0.5<br />
P0.15<br />
P5.3<br />
V DD<br />
TP.14 TP.15<br />
TP.12<br />
V SS<br />
V SS<br />
TP.10<br />
TP.8<br />
OCD<br />
SE<br />
A21<br />
V DD<br />
V DDP<br />
P4.7<br />
P5.0<br />
TP.13<br />
V SS<br />
V SS<br />
TP.11<br />
TP.9<br />
TDO<br />
BRK<br />
OUT<br />
P0.8<br />
P5.1 P5.2<br />
P4.1<br />
P4.5<br />
CPU<br />
CLK<br />
TCK<br />
V DD<br />
The Trace port is only available in the <strong>TC1765</strong>T.<br />
P0.10<br />
P3.12<br />
P4.0<br />
TRST<br />
TDI<br />
P0.14<br />
P4.3<br />
P4.6<br />
P3.13<br />
P3.4 P3.3 P3.5<br />
P3.1<br />
P2.12 P2.14 P2.13<br />
P2.11<br />
P2.8<br />
V SS<br />
P1.14<br />
P2.7<br />
P2.2<br />
P1.5<br />
BRK<br />
IN<br />
P1.15<br />
P1.11<br />
P1.10<br />
P1.4<br />
P1.8<br />
P1.2 P1.1<br />
P2.1<br />
P5.4<br />
P3.15<br />
P4.4<br />
V DDP<br />
P3.0<br />
P2.9<br />
P2.5<br />
P2.6<br />
P1.9<br />
P4.2<br />
P3.14<br />
P3.9<br />
P3.7<br />
V DD<br />
V DDP<br />
P2.3<br />
P1.12<br />
V DDP<br />
P1.3<br />
BY<br />
PASS<br />
V DD<br />
SBRAM<br />
V SS<br />
OSC<br />
PO<br />
RST<br />
NMI<br />
P3.11<br />
P3.10<br />
P3.8<br />
P3.6<br />
P3.2<br />
P2.15<br />
P2.10<br />
P2.4<br />
P2.0<br />
P1.13<br />
P1.7<br />
P1.6<br />
P1.0<br />
HD<br />
RST<br />
V DD<br />
OSC<br />
XTAL<br />
2<br />
XTAL<br />
1<br />
A<br />
B<br />
C<br />
D<br />
E<br />
F<br />
G<br />
H<br />
J<br />
K<br />
L<br />
M<br />
N<br />
P<br />
R<br />
T<br />
U<br />
V
Change language