Der UMC 0.18 Design Flow am Beispiel eines PDA ... - Mpc.belwue.de

„Entwurf eines High-Speed Multiplexers/Demultiplexers für einen Mischer in
0,35µm Technologie“
3. Allgemeines
3.1 Zur Simulation
Für die einzelnen Blöcke wurden zuerst Schaltbilder
(Schematics) mit dem Mentor IC Studio erstellt und
dimensioniert. Für die anschließende Simulation
wurden, mit Hilfe der bereits bestehenden Schaltung,
die Eingangssignale durch Quellen dargestellt, um so
die vorhandene Umgebung nachzubilden. Für die
Gatekapazitäten der nachfolgenden Transistoren und
die Leitungskapazitäten sind entsprechend große
Kapazitäten als Last an den Ausgang der Blöcke
angeschlossen worden. Die Simulationen wurden
dann mit Änderungen folgender Parameter
durchgeführt:
4. Einzelne Blöcke
4.1 Komparator
Der Komparator dient dazu, die 2 um 90°
verschobenen Sinussignale, die von der DDS
kommen, in Rechtecksignale umzuwandeln. Diese
Funktion wurde bisher extern durch Differential Line-
Receiver durchgeführt. Die beiden Eingangssignale
werden dazu auf ein Differenzeingangspaar M3-M4
(Abbildung 5) geführt, welches die Signale mit
einander vergleicht. Ist z.B. das 'IN'-Signal geringer
als die Referenzspannung, wird der Strom der
Stromquelle M2 fast komplett durch R1 geleitet, so
dass am Inverter M5-M7 ein Highpegel anliegt. Damit
liegt am Ausgang 'Out' ein Lowpegel.
– V DD : Um Schwankungen in der
Spannungsversorgung nachzubilden
– Temperatur: Die Schaltung wurde im Bereich
zwischen -40°C und 120°C getestet
– worst speed, worst power: Um
Prozessschwankungen bei der Herstellung der
Transistoren zu simulieren
– Monte-Carlo-Simulation mit Temperatursweep
um statistische Schwankungen zwischen den
Bauelementen zu berücksichtigen
3.2 Zum Layout
Die Layouts wurden ebenfalls mit dem Mentor IC
Studio erstellt. Für die Verdrahtung wurden die
Metallisierungsebenen Metal1 (senkrecht) und Metal2
(waagrecht) benutzt. Desweitern sind die Layouts
möglichst quadratisch angeordnet und die Pins nach
der logischen Anordnung aus dem Schaltbild
herausgeführt. Bei einigen Blöcken musste auf
Matching der Transistoren geachtet werden, damit
Stress-, Prozess und Temperaturgradienten über den
Baustein die gleichen Auswirkungen haben.
Weiterhin gilt für das Matching, dass der Stromverlauf
und die Länge der Zuleitungen für die Transistoren
jeweils gleich ausgelegt sind. Bei welchen
Transistoren Matching zu beachten ist wird im
jeweiligen Block speziell hingewiesen.
Abbildung 5: Schaltbild Komparator
Beim Layout des Komparators gibt es mehrere
Bauteile bei denen Matching zu beachten ist:
– Stromspiegel M1-M2
– Differenzeingangspaar M3-M4
– Widerstände R1-R2
Die Transistoren des Stromspiegels und des
Differenzeingangspaars sind gefaltet, soweit wie
möglich wieder zusammengefügt und in einer
Common-Centroid-Anordnung platziert worden
(Abb.6 linke Seite Mitte und linke Seite oben).
Die Widerstände (Abb.6: rechte Hälfte) wurden in
jeweils zwei Widerstände mit der halben Länge
aufgeteilt, außerdem sind zwei Dummy-Widerstände
hinzugefügt worden. Diese sollen Störungen
auffangen und dafür sorgen, dass die Widerstände
ebenfalls die gleiche Umgebung sehen.
MPC-Workshop, Juli 2009
31