microcontrolador mc68hc11

MICROCONTROLADOR 68HC11: Fundamentos, recursos y programación.
MICROBÓTICA.
También es posible clasificar las interrupciones en internas y externas.
•Las interrupciones internas son las producidas por circuitos o periféricos integrados dentro del propio
microcontrolador.
•Las interrupciones externas son las producidas por circuitos o periféricos externos al MCU. Existen 2
entradas de interrupciones externas:
IRQ es una entrada de interrupciones enmascarables.
XIRQ es la entrada de interrupciones no enmascarables.
IC1, IC2, IC3, PAI y STRA pueden considerarse como interrupciones externas especiales.
3.5.3. Prioridad de las interrupciones:
No todas las interrupciones tienen la misma prioridad. Si se producen dos interrupciones a la vez, primero se
ejecuta la de mayor prioridad y después la de menor. Por ejemplo, si se producen a la vez la interrupción de RESET
y una procedente del puerto de comunicaciones SERIE (SCI), ¿a qué interrupción se atiende antes. Lógicamente la
de RESET tiene una prioridad mayor y se procedería a la reinicialización del sistema.
Las interrupciones no enmascarables (RESET, XIRQ etc...) tienen la máxima prioridad. Las demás
interrupciones tienen una prioridad determinada por el hardware, pero es posible hacer que la prioridad de una
determinada interrupción sea máxima. Para ello basta con escribir un cierto valor en los bits 0−3 del registro HPRIO
($103C). Sólo se puede cambiar la prioridad estando las interrupciones inhibidas. En el apéndice D se encuentra
información relacionada con el registro HPRIO y las prioridades de las interrupciones.
3.5.4. Proceso de interrupción:
La CPU del microcontrolador está ejecutando un programa. De repente aparece una interrupción. Si las
interrupciones están permitidas (Bits X e I del CCR) se introducen todos los registros en la pila, se inhiben las
interrupciones y se obtiene de la tabla de vectores de interrupción la dirección a la que tiene que bifurcar la CPU. Las
interrupciones se inhiben para que no se produzcan anidamientos de interrupciones, es decir, que mientras se está
atendiendo a una interrupción, por defecto no se atienda a otra. El usuario por supuesto puede activar las
interrupciones en una rutina de servicio de una interrupción, con lo que provocaría un anidamiento de interrupciones
(No es recomendable anidar interrupciones).
Si se está ejecutando la rutina de servicio de una interrupción enmascarable y se produce una interrupción no
enmascarable, como esta última tiene una prioridad mayor, la CPU procede a atenderla dejando a la anterior
"congelada". Cuando termina con la no enmascarable vuelve con la enmascarable.
Todas las rutinas de servicio de interrupción deben acabar con la instrucción RTI que indica a la CPU que
la interrupción ha sido atendida y que se puede retornar al programa anterior: La CPU toma de la pila todos los
registros que previamente había guardado y continúa ejecutando el programa que había sido interrumpido.
En el microcontrolador existen muchos periféricos integrados que pueden producir interrupciones en
cualquier momento. Para generar una interrupción activan un bit de un determinado registro del periférico. Este bit
indica a la CPU que el periférico en cuestión ha solicitado interrupción. Cuando la CPU pasa a ejecutar la rutina de
servicio del periférico, lo primero que debe hacer es DESACTIVAR ESTE BIT. Si no se hace, al retornar de la
interrupción con RTI, el bit seguirá activo y la CPU lo interpretará como una nueva interrupción, con lo que se
vuelve a ejecutar la rutina de servicio. Así permanecería la CPU en un bucle infinito. En algunos periféricos este bit
se desactiva automáticamente al ser ejecutada su rutina de interrupción, pero en otros no, como por ejemplo la
unidad de comunicaciones serie asíncronas (SCI). Por tanto, lo primero que hay que hacer en una rutina de
servicio de interrupciones es desactivar el bit de interrupción correspondiente. Según el periférico de que se
trate, este bit se desactivará de una forma u otra. En algunos casos se puede desactivar escribiendo directamente un
valor en el registro en que está contenido. En otros casos es necesario ejecutar una serie de instrucciones para que se
borre. Por ejemplo, suponiendo que se esta diseñando la rutina de servicio del SCI, ésta rutina se ejecuta cada vez
que se recibe un carácter por este puerto. Lo primero que hay que hacer es leer el registro de estado y a continuación
el dato recibido. De esta manera el bit de interrupción se desactiva y la rutina puede terminar normalmente con RTI
sin que pasen "cosas raras".
3.5.5. Vectores de interrupción
En la figura 13 se muestran las tablas de vectores de interrupción para los modos single chip, expanded y
bootstrap. En los modos single chip y expanded, los vectores de interrupción están situados a partir de la dirección
XXXV