microcontrolador mc68hc11

MICROCONTROLADOR 68HC11: Fundamentos, recursos y programación.
MICROBÓTICA
LDAA $1000 ; Cambiar de estado el LED
EORA #$40
STAA $1000
fin ; Retorno rutina de servicio
RTI
;+−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−+
;¦ Vector de interrupción del SCI. En cuanto se produce ¦
;¦ alguna interrupción del SCI se salta a la rutina sci ¦
;+−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−+
ORG $00C4
JMP sci
END
Obsérvese que en el bucle principal simplemente se envían los caracteres ’A’ y ’B’, no se tratan los
caracteres recibidos. Esto se realiza ’automáticamente’ mediante interrupciones. Al ejecutar este programa se puede
hacer una idea de la potencia de las interrupciones.
4.3.5.− Mecanismo de interrupciones del SCI.
Existen 4 causas de interrupción en el SCI, al aparecer alguna de estas 4 se activa su bit correspondiente en
el registro de estado. El SCI sólo tiene asociado un vector de interrupción por lo que sólo existe una rutina de
servicio . Esta rutina de servicio tiene que leer el registro de estado (SCSR) y detectar cuál de las 4 causas de
interrupción ha ocurrido. Según la cual bifurcará a una rutina o a otra. Finalmente se retornará con RTI. Ver ejemplo
número 4 del apartado anterior.
Es importante hacer notar que siempre que haya un bit a 1 en el registro de estado, la CPU lo interpretará
como una petición de interrupción y llamará a la rutina de servicio del SCI. Por tanto es MUY IMPORTANTE
poner el bit correspondiente a cero para que al terminar la rutina de servicio la CPU no se vuelva a "interrumpir".
Esto último es un punto muy importante. Supongaose que se produce una interrupción en el SCI porque se ha
recibido un carácter. El bit 5 del registro de estado se pondrá a 1 indicando el evento. La CPU detecta que este bit
está activado y pasa a ejecutar la rutina de servicio del SCI. Si esta rutina no pone a cero este bit, al terminar con RTI
el bit seguirá activado y la CPU lo tomará como una nueva interrupción que se ha producido, con lo que se volverá a
ejecutar la rutina de servicio. Así permanecerá la CPU en un bucle infinito ejecutando constantemente la rutina de
servicio del SCI hasta que se produzca un reset externo.
Los bits del registro de estado no se pueden poner a cero directamente. Para ponerlos a cero es preciso
realizar algún tipo de acción como es leer otros registros. Estos bits se ponen a cero cuando se lee el SCSR y a
continuación se lee el registro de datos SCDR.
La siguiente tabla muestra las causas de interrupción , el bit del registro de estado asociado a cada una y el
bit del registro de control 2 que las enmascara.
Motivo de interrupción Bit de estado Máscara
interrupción
Registro de transmisión vacío TDRE TIE
Registro de transmisión vacío y línea transmisión
TC
TCIE
vacía
Dato recibido RDRF RIE
Dato recibido y línea recepción vacía ( IDLE) IDLE ILIE
LIV