microcontrolador mc68hc11

MICROCONTROLADOR 68HC11: Fundamentos, recursos y programación.
MICROBÓTICA
4.6. INTERRUPCIONES EN TIEMPO REAL
MODA
MODB
XTAL EXTAL E IRQ XIRQ RESET
4.6.1. Introducción
CONTROL DE
LOS MODOS
TEMPORIZADOR
OSCILADOR
LOGICA DEL
RELOJ
LOGICA DE
INTERRUPCIONES
ROM 8K
EEPROM 512 BYTES
RAM 256 BYTES
La interrupción en tiempo real (Real Time
Interrupt)
es una interrupción que se produce cada ciertos
BUS EXPANSION
SPI
SCI instantes
DIRECCIONES DIRECCIONES/DATOS
fijos de tiempo. El intervalo de tiempo comprendido entre 2
VRH
interrupciones de tiempo real consecutivas se puede
configurar
E/S PARALELA
VRL
modificando los bits 0 y 1 del registro PACTL CONVERSOR ($1026).
A/D
Para un cristal de 8 MHZ se tiene que:
CONTROL
CONTROL
Bit Bit 0
Intervalo de tiempo
1
0 0 4.096ms (4.1ms aprox)
0 1 8.192ms (8.2ms aprox)
1 0 16.384ms (16.4ms aprox)
1 1 32.768ms (32.77ms aprox)
Por ejemplo, configurando los bits 0 y 1 con el valor 1, cada 32.7ms se producirá una interrupción en tiempo
real.
¿Para qué se utiliza esta interrupción Tiene múltiples aplicaciones. Por ejemplo para programar relojes en
tiempo real, cronómetros, calendarios, muestrear datos, etc.
El bit 6 del registro TFLG2 se activa cada vez que se produce una interrupción en tiempo real. Este bit es el
que está indicando a la CPU que hay una interrupción de tiempo real pendiente, por lo que la rutina de servicio de
esta interrupción lo primero que debe hacer es poner este bit a cero. Si no se hace, al terminar la rutina la CPU
detecta que este bit sigue activo y lo toma como si se hubiese producido otra interrupción. Esto produce que se
vuelve a ejecutar la rutina de servicio y la CPU entra en un bucle infinito. El bit 6 del registro TMSK2 ($1024)
es el que habilita o deshabilita la interrupción de tiempo real.
El bit se pone a cero escribiendo un "1" en ese bit y ceros en los demás; es decir, escribiendo el valor $40 en
el registro TFLG2. Esto se puede hacer utilizando STAA o BCLR.
Ejemplo:
LDAA $40
STAA TFLG2,X
PUERTO A
PUERTO B
CPU
PUERTO C
PUERTO D
PUERTO E
4.6.2. Los registros de las interrupciones en tiempo real
En la siguiente tabla se resumen los registros relacionados con las interrupciones de tiempo real:
PACTL $1026 Bits 0 y 1 establecen período tiempo
TMSK2 $1024 Bit 6 Activar o desactivar interrupción.
TFLG2 $1025 Bit 6 interrupción pendiente.
En las siguientes figuras se muestran los registros relacionados con más detalle.
7
0
0
TMSK2 PACTL
DIRECCION DIRECCION $1024 $1026
DDRA7 TOI RTIIPAEN PAOVIPAMOD PAII PEDGE 0PR1 0 PR0 RTR1 RTR0
RTR1,RTR2 = Determinan el periodo de tiempo entre
TOI = Permiso de interrupción cada de interrupción overflow en de timmer(1 teimpo real permitida, 0 inhibida)
RTII = Permiso de interrupción de tiempo real
PAOVI= Permiso de interrupción de overflow en acumulador de pulsos
PR1,PR0 =Factor de división de la señal E
LX