Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
10 1. Di erentielle Stromlogik<br />
benötigte Chipfläche, der Aufwand z<strong>ur</strong> Erstellung von Layouts 4 ist grö er.<br />
Zum einen verdoppeln sich d<strong>ur</strong>ch die di erentiellen Signale alle Signalleitungen,<br />
zum anderen führt die Notwendigkeit von drei Versorgungsspannungen<br />
und zwei Biaspotentialen oft zu komplexeren Layouts als in CMOS-Logik.<br />
Es existiert noch keine Möglichkeit, eine Hardwarebeschreibungssprache<br />
z<strong>ur</strong> Synthese von Schaltungen in differentieller Logik zu verwenden. Z<strong>ur</strong><br />
Simulation müssen solche Schaltungen wie analoge Elektronik behandelt<br />
werden, eine reine Logiksimulation ist bisher nicht möglich. Dies erhöht den<br />
Entwicklungsaufwand und ist fehleranfälliger.<br />
1.2.3 Schaltungen in di erentieller Logik<br />
Im Folgenden sollen einige Logikgatter, ein Latch (Speicherelement) und ein<br />
Tristate-Buffer (Bustreiber) vorgestellt werden.<br />
Logikgatter<br />
Das Grundprinzip der Implementation von Logikgattern in differentieller<br />
Logik besteht in der Umlenkung des Biasstromes in Abhängigkeit der Eingangspegel.<br />
Die Lasten wandeln diesen Strom in logische Pegel um. Das<br />
Vorhandensein des komplementären Signals vereinfacht manche Logikfunktionen.<br />
So ist ein logisches `UND' identisch zu einem `ODER', wenn sowohl<br />
Ausgang als auch Eingänge negiert werden 5 . Abbildung 1.7 zeigt die Schaltung<br />
für ein logisches `UND'.<br />
Latch<br />
Abbildung 1.8 zeigt die Schaltung eines Latches. Wird das Latch über das<br />
Load-Signal transparent geschaltet, entspricht der Ausgang dem Eingang.<br />
Im Speicherzustand stabilisiert eine Rückkopplung der Ausgänge auf ein<br />
differentielles Eingangspaar das Ausgangssignal.<br />
Tristate-Bu er<br />
Tristate-Bu er werden als Bustreiber verwendet, falls mehrere Sender einen<br />
gemeinsamen Bus z<strong>ur</strong> Datenübertragung nutzen müssen. Diese Bustreiber<br />
verfügen neben zwei logischen auch über einen hochohmigen Ausgangszustand.<br />
Z<strong>ur</strong> Realisierung eines hochohmigen Ausgangszustandes muss die<br />
differentielle Logik modifiziert werden. Die Tristate-Buffer verfügen über<br />
keine eigene Last und leiten n<strong>ur</strong> im aktiven Fall ihren Biasstrom auf den<br />
Bus. Im hochohmigen Fall wird der Biasstrom direkt nach Vlo geleitet. Der<br />
4 Als Layout wird die Umsetzung einer elektrischen Schaltung in geometrische Formen<br />
bezeichnet, d<strong>ur</strong>ch die Leiterbahnen, Transistoren, etc. de niert werden.<br />
5 A ∧ B = A ∨ B